本发明公开了一种基于双极性RRAM的非易失性可配置上拉电阻网络。包括并联的n个子电路,每个子电路包括RRAM,其两端分别与第一单元第二单元的PMOS晶体管相连,包括并联的两个限流电阻,分别与一组PMOS晶体管和一组NMOS晶体管相连。一个PMOS晶体管与使能EN、电源VDD相连,另一个PMOS晶体管与配置端口Kx相连。一个NMOS晶体管与地GND、信号BEN相连,另一个NMOS晶体管与配置端口K相连。本发明可以在断电时和再次上电后仍保持所配置的电阻,无须再次校准过程,能够大大加快高速串行电路等使用可配置上拉电阻网络的集成电路的启动速度。