本发明公开一种基于硬件加速的运算电路系统及芯片,该运算电路系统包括开平方迭代模块和倒数迭代模块;开平方迭代模块,用于倒数迭代运算的结束标志有效且开平方迭代运算的结束标志无效时,控制预先设置的待开方数和倒数迭代模块输出的符合预设收敛条件的倒数结果相乘以进行预定精度的开平方迭代运算;倒数迭代模块,用于在倒数迭代运算的使能标志有效时,在当前一级倒数迭代运算中,控制倒数迭代模块在上一级倒数迭代运算中输出的倒数结果和开平方迭代模块在上一级开平方迭代运算中输出的平方根结果,获得倒数迭代模块输出的符合预设收敛条件的倒数结果。完成对倒数迭代运算公式和开平方迭代运算的硬件化处理,并避免使用除法器。