具体实施方式

由背景技术可知，目前的检测方法难以获得精准的检测结果。现结合一种半导体结构对应的电镜扫描图，分析工艺检测的精度有待提高的原因。

参考图1，示出了一种半导体结构对应的电镜扫描图。

所述半导体结构包括位于基底(图未示)上的底层功能结构15、以及位于所述底层功能结构15上方的待检测功能层10，所述待检测功能层10中形成有开口11，所述开口11露出所述底层功能结构15。

采用扫描设备获取所述电镜扫描图时(尤其是在扫描电子显微镜进行拍摄的情况下)，一方面，扫描设备基于所述待检测功能层10调整了最佳焦点，另一方面，如果在所述待检测功能层10中形成开口11时，所述开口11发生了移位或变形等问题，则容易导致所述底层功能结构15的真实形状无法被清晰地看到。

例如，所述底层功能结构15所在的开口11与相邻另一开口11的距离过小，或者，所述底层功能结构15所在的开口11与相邻另一开口11相融合，或者，所述待检测功能层10覆盖了部分的底层功能结构15，则所述电镜扫描图中显示的底层功能结构15的尺寸会变小，甚至出现底层功能结构15消失的情况。

如图1所示，虚线圈12所示的底层功能结构15的尺寸均小于其他底层功能结构15的尺寸。

在上述两个因素的影响下，容易导致在电镜扫描图中，所述底层功能结构15的图像模糊，从而导致所述底层功能结构15的轮廓难以被提取，或者，所提取的轮廓图形无法反映真实情况。

因此，利用上述电镜扫描图所显示的底层功能结构15和开口11之间的相对位置来检测薄弱点时，工艺检测的精度较低。

为了解决所述技术问题，本发明实施例提供一种工艺检测方法，包括：提供基底，所述基底上形成有底层功能结构、以及位于所述底层功能结构上方的待检测功能层，所述待检测功能层中形成有开口，所述开口露出所述底层功能结构；提供所述底层功能结构的版图图形作为第一版图图形，提供所述开口的版图图形作为第二版图图形；获取所述开口的轮廓图形；对所述轮廓图形与所述第二版图图形进行叠加处理，获得叠加图形；根据所述叠加图形比较所述轮廓图形与所述第一版图图形的相对位置关系，并根据所述相对位置关系检测薄弱点。

本发明实施例中，所述底层功能结构所对应的第一版图图形的边界清楚且完整，因此，通过比较所述轮廓图形与所述第一版图图形的相对位置关系的方式，使得判断结果更精准，相应提高了工艺检测的精度。

参考图2，示出了本发明工艺检测方法一实施例的流程图。本实施例所述检测方法包括以下基本步骤：

步骤S1：提供基底，所述基底上形成有底层功能结构、以及位于所述底层功能结构上方的待检测功能层，所述待检测功能层中形成有开口，所述开口露出所述底层功能结构；

步骤S2：提供所述底层功能结构的版图图形作为第一版图图形，提供所述开口的版图图形作为第二版图图形；

步骤S3：获取所述开口的轮廓图形；

步骤S4：对所述轮廓图形与所述第二版图图形进行叠加处理，获得叠加图形；

步骤S5：根据所述叠加图形比较所述轮廓图形与所述第一版图图形的相对位置关系，并根据所述相对位置关系检测薄弱点。

为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。

参考图3，执行步骤S1，提供基底100，所述基底100上形成有底层功能结构110、以及位于所述底层功能结构110上方的待检测功能层125，所述待检测功能层125中形成有开口120，所述开口120露出所述底层功能结构110。

所述底层功能结构110和待检测功能层125利用半导体工艺所形成，所述基底100用于为底层功能结构110和待检测功能层125的形成提供工艺平台。

本实施例中，所述待检测功能层125中的开口120利用刻蚀工艺所形成。

作为一种示例，所述底层功能结构110为接触孔插塞(CT)，所述待检测功能层125为金属层间介电层(IMD)，所述开口120用于形成与所述接触孔插塞电连接的金属互连层。

所述检测方法用于检测所述开口120和底层功能结构110之间的相对位置关系是否满足工艺需求，从而检测薄弱点，以评估工艺风险。

本实施例中，所述待检测功能层125中形成有多个开口120，所述多个开口120沿第一方向(如图3中X方向所示)延伸且沿第二方向(如图3中Y方向所示)平行排列，所述第一方向垂直于第二方向。

结合参考图4和图5，执行步骤S2，提供所述底层功能结构110(如图3所示)的版图图形作为第一版图图形200，提供所述开口120(如图3所示)的版图图形作为第二版图图形300。

作为一种示例，图4仅示意出图3中虚线框A所示区域的底层功能结构110的版图图形。

在后续判断所述底层功能结构110和开口120(如图3所示)之间的相对位置关系是否存在薄弱点时，所述第一版图图形200用于作为参考图形。

后续在对所述开口120的自身进行薄弱点检测时，所述第二版图图形300用于作为参考图形。

本实施例中，通过原始版图文件提供所述第一版图图形和第二版图图形。

其中，原始版图文件是指利用EDA工具设计形成的包含所有版图图形信息的版图文件，从所述版图图形中可以得到与掩膜版(mask)对应的掩膜图形。

通常地，原始版图文件是通过了DRC(design rule check)验证的版图文件。作为一种示例，所述原始版图文件的格式为GDS(gerber data stream)格式。在其他实施例中，所述原始版图文件的格式还可以为OASIS等其他格式。

如图5所示，作为一种示例，所述第二版图图形300包括第一子版图图形311和第二子版图图形312，第一子版图图形311和第二子版图图形312在原始版图文件中以不同层的形式进行存储，第一子版图图形311和第二子版图图形312可单独获取。

所述第一子版图图形311和第二子版图图形312均用于形成所述开口120。在半导体工艺过程中，采用两张掩膜版(mask)，利用双重图形化的方式，形成所述待检测功能层125，所述第一子版图图形311和第二子版图图形312分别用于定义每一张掩膜版上的图形。

具体地，提供所述开口120的版图图形作为第二版图图形300的步骤包括：提供所述开口120的原始版图图形；对所述原始版图图形的轮廓进行圆角化处理。

形成开口120的制程还包括光刻工艺，利用光刻工艺将所述开口120的原始版图图形转移至光刻胶层中后，利用图形化的光刻胶层将图形转移至所述待检测功能层125中。在光刻胶层中形成的图形往往与原始版图图形之间存在差距，例如，原始版图图形中的直角在转移至光刻胶层中后会形成圆角(rounding)。也就是说，后续获取所述开口120的轮廓图形后，所述开口120的轮廓图形的拐角处也为圆角。

因此，通过对所述开口120的原始版图图形的轮廓进行圆角化处理的方式获得所述第二版图图形300，使得所述第二版图图形300与所述开口120的轮廓图形的形貌更接近，从而使得后续所述轮廓图形与所述第二版图图形300实现更好的重叠。尤其是，当图形复杂度较高、特征尺寸较小的情况下，所述圆角化处理的作用更明显。

具体地，在EDA工具中应用特定的“圆角化”操作即可，操作简单，且有所述圆角化处理不具有仿真意义，因此，在所述圆角化处理的过程中，无需将所述原始版图图形的各边分割为多个片段(fragment)，因此，所述圆角化处理的运算速度较快，以免造成检测效率的降低。

参考图6，执行步骤S3，获取所述开口120(如图3所示)的轮廓图形400。

通过获取所述轮廓图形400，从而为后续判断所述底层功能结构110(如图3所示)和开口120之间的相对位置关系是否存在薄弱点做准备，还用于为后续对所述开口120自身进行薄弱点检测做准备。

具体地，获取所述轮廓图形400的步骤包括：获取所述开口120的量测图形；从所述量测图形中提取所述开口120的边界特征，并将所述边界特征转化为轮廓图形。

本实施例中，通过关键尺寸扫描电子显微镜(CDSEM)图像获取所述开口120的量测图形。

本实施例中，从所述量测图形中提取所述开口120的边界特征的步骤包括：将所述量测图形转换为灰度图形；对所述灰度图形进行边边界征提取操作。

继续参考图2，获取所述轮廓图形400(如图6所示)后，所述工艺检测方法还包括：执行步骤S31，利用所述第一版图图形200(如图4所示)，对所述轮廓图形400中与所述底层功能结构110相对应的区域进行填充处理。

后续步骤还包括将所述轮廓图形400与第二版图图形300(如图5所示)进行叠加处理，其中，由于所述开口120露出底层功能结构110，因此，获取所述轮廓图形400后，所述底层功能结构110的存在，导致所述轮廓图形400中与所述底层功能结构110相对应的区域出现所述底层功能结构110的噪声轮廓250(如图6所示)，这导致所述轮廓图形400与第二版图图形300不匹配，进而增加后续将所述轮廓图形400与第二版图图形300进行重叠时的对准难度，甚至难以对准。

因此，通过进行所述填充处理，从而去除底层功能结构110的噪声轮廓250。

所述填充处理用于实现布尔运算。具体地，所述填充处理的步骤包括：对所述轮廓图形400和所述第一版图图形200实现逻辑“或”运算。

参考图7，在所述填充处理后，执行步骤S4，对所述轮廓图形400(如图6所示)与所述第二版图图形300(如图5所示)进行叠加处理，获得叠加图形500。

此处的轮廓图形400指的是完成填充处理后的轮廓图形400。

通过获得所述叠加图形500，从而为后续对所述开口120(如图3所示)自身进行薄弱点检测做作准备，还用于为后续判断所述底层功能结构110(如图3所示)和开口120之间的相对位置关系是否存在薄弱点做准备。

具体地，可以采用图形叠加软件，进行所述叠加处理。

需要说明的是，所述轮廓图形400与所述开口120相对应，所述第二版图图形300也与所述开口120相对应，因此，所述轮廓图形400仅能与所述第二版图图形300进行叠加。但是，所述第一版图图形200和第二版图图形300均由原始版图文件提供，所述第一版图图形200和第二版图图形300位于同一坐标系中，因此，对所述轮廓图形400与所述第二版图图形300进行叠加处理后，即获得了使所述轮廓图形400和第一版图图形200相重叠的效果。

为了便于图示，图7中未示意出第二版图图形300。

继续参考图2，所述工艺检测方法还包括：执行步骤S41，根据所述叠加图形，测量所述轮廓图形400在待测量位置处的关键尺寸。

该步骤用于判断所述开口120(如图3所示)自身是否存在薄弱点，例如，所述开口120所对应的图形是否发生变形或断裂，或者，所述开口120沿第二方向(如图3中Y方向所示)的开口尺寸是否满足工艺需求。其中，在判断的过程中，所述第二版图图形300用于作为参考图形。

其中，所述关键尺寸包括开口120的开口尺寸，还包括相邻开口120的间隔(space)。

作为一种示例，测量所述轮廓图形400在待测量位置处的开口尺寸，当测得的开口尺寸为零或者与开口尺寸阈值相差很大时，则将此位置定义为薄弱点位置。

同理，测量所述轮廓图形400在待测量位置处的相邻开口120的间隔，当测得的间隔为零或者与间隔阈值相差很大时，则将此位置定义为薄弱点位置。

需要说明的是，在这一步骤中，所检测到的薄弱点仅与所述开口120自身相关。

本实施例中，将检测所述开口120自身薄弱点的步骤、与检测所述开口120和底层功能结构110共同影响下的薄弱点的步骤整合至同一检测流程中，以提高检测工艺的完整性和兼容性。

参考图8，执行步骤S5，根据所述叠加图形500比较所述轮廓图形400与所述第一版图图形200的相对位置关系，并根据所述相对位置关系检测薄弱点。

所述第一版图图形200和第二版图图形300均由原始版图文件提供，所述第一版图图形200和第二版图图形300位于同一坐标系中，前述对所述轮廓图形400与第二版图图形300进行叠加处理后，即获得了使所述轮廓图形400和第一版图图形200相重叠的效果，所述轮廓图形400和第一版图图形200均位于同一坐标系中，因此，本实施例能够根据所述叠加图形500比较所述轮廓图形400与所述第一版图图形200的相对位置关系。

通过判断所述轮廓图形400与第一版图图形200的相对位置是否满足工艺需求，从而判断是否存在薄弱点，此处的薄弱点受到所述开口120(如图3所示)和底层功能结构110(如图3所示)的共同影响。例如，如果所述待检测功能层125中的开口120发生移位，则导致所述待检测功能层125覆盖部分的所述底层功能结构110，即导致所述开口120无法完全露出相对应的所述底层功能结构110，或者，所述底层功能结构110被另一开口120所暴露，上述薄弱点容易导致所形成半导体结构的性能下降。

其中，所述底层功能结构110所对应的第一版图图形200的边界清楚且完整，因此，通过比较所述轮廓图形400与所述第一版图图形200的相对位置关系的方式，使得判断结果更精准，相应提高了工艺检测的精度。

本实施例中，根据所述叠加图形500比较所述轮廓图形400与所述第一版图图形200的相对位置关系的步骤包括：设定任一所述底层功能结构110作为待测底层功能结构(未标示)；设定所述待测底层功能结构所在的开口120所对应的轮廓图形400为第一待测图形411；设定所述待测底层功能结构对应的第一版图图形200在所述第二方向(如图3中Y方向所示)上的任一边作为第一待测边413，设定所述第一待测图形411在所述第二方向上背向所述第一待测边413的边作为第二待测边414；测量所述第一待测边413至所述第二待测边414的距离，作为第一距离d1；计算所述第一距离d1占所述第一版图图形200沿所述第二方向的边长w的比例；判断所述比例是否小于第一预设阈值，当所述比例大于小于所述第一预设阈值时，判定为具有薄弱点。其中，所述第一版图图形200沿所述第二方向的边长w是指其预设边长。

也就是说，当所述比例小于第一预设阈值时，表示因所述待测底层功能结构所对应的开口120发生移位，导致所述待检测功能层125覆盖部分底层功能结构110，也即导致所对应的开口120仅露出部分底层功能结构110。所述第一预设阈值不宜过小，也不宜过大。如果所述第一预设阈值过小，则容易导致对薄弱点的监控能力下降，从而导致所述工艺检测方法无法精确反应实际工艺风险；如果所述第一预设阈值过大，则导致检测结构与实际工艺风险不符，反而在半导体制造中，造成薄弱点误报的问题，从而降低制造效率。为此，本实施例中，所述第一预设阈值为50％至150％，例如，75％、100％、125％。

本实施例中，根据所述叠加图形500比较所述轮廓图形400与所述第一版图图形200的相对位置关系的步骤还包括：设定任一所述底层功能结构110作为待测底层功能结构，并设定所述待测底层功能结构所在的开口120所对应的轮廓图形400为第一待测图形411之后，设定在所述第二方向上与所述第一待测图形411相邻的轮廓图形400为第二待测图形412；设定所述待测底层功能结构对应的第一版图图形200在所述第二方向上的任一边作为第一待测边416，设定所述第二待测图形412在所述第二方向上与所述第一待测边416相邻的边作为第三待测边415；测量所述第一待测边416至所述第三待测边415的距离，作为第二距离d2；计算所述第二距离d2占所述第一待测图形411和第二待测图形412的间隔s的比例；判断所述比例是否小于第二预设阈值，当所述比例小于所述第二预设阈值时，判定为具有薄弱点。

也就是说，当所述比例小于第二预设阈值时，表示存在所述底层功能结构110位于另一开口120中的风险，或者所述底层功能结构110的一部分位于另一开口120中的风险。

所述第二预设阈值不宜过小，也不宜过大。如果所述第二预设阈值过小，则容易导致对薄弱点的监控能力下降，从而导致所述工艺检测方法无法精确反应实际工艺风险；如果所述第二预设阈值过大，则导致检测结构与实际工艺风险不符，反而在半导体制造中，造成薄弱点误报的问题，从而降低制造效率。为此，本实施例中，所述第二预设阈值为50％至150％，例如，75％、100％、125％。

通过上述两种比较方式的结合，针对同一个底层功能结构110，能够判断该底层功能结构110是否位于其对应的开口120中，以及该底层功能结构110是否位于相邻的另一开口120中，从而提高工艺检测的可信度。

需要说明的是，在其他实施例中，根据工艺需求(例如：工艺风险管控的要求)，检测薄弱点的方式也可以是上述两种方式中的一种。

还需要说明的是，本实施例中，对所述轮廓图形400与所述第二版图图形300进行叠加处理后，根据所述叠加图形500比较所述轮廓图形400与所述第一版图图形200的相对位置关系之前，根据所述叠加图形500测量所述轮廓图形400在待测量位置处的关键尺寸。在其他实施例中，对所述轮廓图形与所述第二版图图形进行叠加处理后，也可以先根据所述叠加图形比较所述轮廓图形与所述第一版图图形的相对位置关系，再根据所述叠加图形测量所述轮廓图形在待测量位置处的关键尺寸，也就是说，先检测所述开口和底层功能结构共同影响下的薄弱点，再检测所待开口的自身薄弱点。

相应的，本发明还提供一种工艺检测系统。参考图9，示出了本发明工艺检测系统一实施例的功能框图。

结合参考图3，图3是俯视图，所述工艺检测系统适于对基底100进行检测，所述基底100上形成有底层功能结构110、以及位于所述底层功能结构110上方的待检测功能层125，所述待检测功能层125中形成有开口120，所述开口120露出所述底层功能结构110。

参考图9，所述布局图形的矫正系统包括：第一图形获取模20，用于提供所述底层功能结构110的版图图形作为第一版图图形200(如图4所示)，还用于提供所述开口120的版图图形作为第二版图图形300(如图5所示)；第二图形获取模块30，用于获取所述开口120的轮廓图形400(如图6所示)；图形叠加模块80，用于对所述轮廓图形400与所述第二版图图300进行叠加处理，获得叠加图形500(如图7所示)；判断模块90，用于根据所述叠加图形500比较所述轮廓图形400与所述第一版图图形200的相对位置关系，并根据所述相对位置关系检测薄弱点。

所述底层功能结构110所对应的第一版图图形200的边界清楚且完整，因此，利用判断模块90来比较所述轮廓图形400与所述第一版图图形200的相对位置关系后，判断结果更精准，相应的，利用所述工艺检测系统进行工艺检测，检测精度较高。

所述底层功能结构110和待检测功能层125利用半导体工艺所形成。本实施例中，所述待检测功能层125中的开口120利用刻蚀工艺所形成。作为一种示例，所述底层功能结构110为接触孔插塞，所述待检测功能层125为金属层间介电层，所述开口120用于形成与所述接触孔插塞电连接的金属互连层

所述检测系统用于检测所述开口120和底层功能结构110之间的相对位置关系是否满足工艺需求，从而检测薄弱点，以评估工艺风险。

本实施例中，所述待检测功能层125中形成有多个开口120，所述多个开口120沿第一方向(如图3中X方向所示)延伸且沿第二方向(如图3中Y方向所示)平行排列，所述第一方向垂直于第二方向。

所述第一图形获取模块20用于提供所述底层功能结构110的版图图形作为第一版图图形200，还用于提供所述开口120的版图图形作为第二版图图形300。

本实施例中，通过原始版图文件提供所述第一版图图形200和第二版图图形300。因此，所述第一图形获取模块20集成于版图图形读取软件中，所述第一图形获取模块20用于从所述原始版图文件中读取所述第一版图图形200和第二版图图形300。

所述工艺检测系统还用于对所述开口120自身进行薄弱点检测，在对所述开口120自身进行薄弱点检测时，所述第二版图图形300用于作为参考图形。

本实施例中，所述第一图形获取模块20包括：原始版图提供单元21，用于提供所述开口120的原始版图图形；轮廓处理单元22，用于对所述开口120的原始版图图形的轮廓进行圆角化处理。

原始版图图形的拐角处为直角，通过利用轮廓处理单元22对所述原始版图图形的轮廓进行圆角化处理，使得所述第二版图图形300与开口120的轮廓图形400的形貌更接近，从而使得后续所述轮廓图形400与第二版图图形300实现更好的重叠。尤其是，当图形复杂度较高、特征尺寸较小的情况下，所述圆角化处理的作用更明显。具体地，所述轮廓处理单元22集成于EDA工具中。

所述第二图形获取模块30用于获取所述开口120的轮廓图形400。

通过获取所述轮廓图形400，从而为后续判断所述底层功能结构110和开口120之间的相对位置关系是否存在薄弱点做准备，还用于为后续对所述开口120自身进行薄弱点检测做准备。

具体地，所述第二图形获取模块30包括：量测图形获取单元31，用于获取所述开口120的量测图形；特征提取和格式转化单元32，用于从所述量测图形中提取所述开口120的边界特征，并将所述边界特征转化为轮廓图形400。

本实施例中，所述量测图形获取单元31包括关键尺寸扫描电子显微镜，所述特征提取和格式转化单元32可以为轮廓提取软件。

本实施例中，所述工艺检测系统还包括：填充模块50，用于利用所述第一版图图形200，对所述轮廓图形400中的与所述底层功能结构110相对应的区域进行填充处理。

由于所述开口120露出所述底层功能结构110，因此，所述底层功能结构110的存在，导致所述轮廓图形400中与底层功能结构110相对应的区域出现所述底层功能结构110的噪声轮廓250(如图6所示)，这导致所述待检测功能层125的轮廓图形400与第二版图图形300不匹配，从而增加将轮廓图形400与第二版图图形300进行重叠时的对准难度，甚至难以对准。

因此，利用所述填充模块50，去除底层功能结构110的噪声轮廓250。

本实施例中，所述填充模块50用于实现布尔运算。具体地，所述填充模块50用于对所述轮廓图形400和所述第一版图图形200实现逻辑“或”运算。

所述图形叠加模块80用于对所述轮廓图形400与所述第二版图图形300进行叠加处理，获得叠加图形500(如图7所示)。

需要说明的是，此处的轮廓图形400指的是完成填充处理后的轮廓图形400。

通过所述图形叠加模块80获得所述叠加图形500，从而为后续对所述开口120自身进行薄弱点检测做作准备，还用于为后续判断所述底层功能结构110和开口120之间的相对位置关系是否存在薄弱点做准备。

具体地，所述图形叠加模块80可以为图形叠加软件。

需要说明的是，所述轮廓图形400与所述开口120相对应，所述第二版图图形30也与所述开口120相对应，因此，所述图形叠加模块80仅能实现所述轮廓图形400和第二版图图形300的叠加。但是，所述第一版图图形200和第二版图图形300均由原始版图文件提供，所述第一版图图形200和第二版图图形300位于同一坐标系中，因此，对所述轮廓图形400与所述第二版图图形300进行叠加处理后，即获得了使所述轮廓图形400和第一版图图形200相重叠的效果。

本实施例中，所述工艺检测系统不仅能够检测所述开口120的自身薄弱点，还能够检测所述开口120和底层功能结构110共同影响下的薄弱点，且能够实现自动化检测的效果，以提高所述工艺检测系统的使用性能。

例如，采用所述工艺检测系统进行检测时，可以在检测所述开口120的自身薄弱点之后，自动开始检测所述开口120和底层功能结构110共同影响下的薄弱点；或者，在检测所述开口120和底层功能结构110共同影响下的薄弱点之后，自动开始检测所述开口120的自身薄弱点。

为了便于图示，图7中未示意出第二版图图形300。

所述工艺检测系统还包括：尺寸测量模块70，用于根据所述叠加图形500测量所述轮廓图形400在待测量位置处的关键尺寸。此处，所述尺寸测量模块70所测量的轮廓图形400是利用所述填充模块50进行处理后的轮廓图形400。

通过所述尺寸测量模块70，判断所述开口120自身是否存在薄弱点，例如，所述开口120所对应的图形是否发生变形或断裂，或者，所述开口120沿第二方向开口尺寸是否满足工艺需求。

所述关键尺寸包括开口120的开口尺寸，还包括相邻开口120的间隔(space)。

作为一种示例，所述尺寸测量模块70用于测量所述轮廓图形400在待测量位置处的开口尺寸。其中，当测得的开口尺寸为零或者与关键尺寸阈值相差很大时，则将此位置定义为薄弱点位置。

同理，所述关键尺寸分析模块70还用于测量所述轮廓图形400在待测量位置处的相邻开口120的间隔。其中，当测得的间隔为零或者与间隔阈值相差很大时，则将此位置定义为薄弱点位置。

需要说明的是，利用所述关键尺寸分析模块70所检测到的薄弱点仅与所述开口120自身相关。

所述判断模块90用于根据所述叠加图形500比较所述轮廓图形400与所述第一版图图形200的相对位置关系，并根据所述相对位置关系检测薄弱点。

所述判断模块90用于判断所述轮廓图形400与所述第一版图图形200的相对位置是否满足工艺需求，从而判断是否存在薄弱点，此处的薄弱点受到所述开口120和底层功能结构110的共同影响，例如，如果所述待检测功能层125中的开口120发生移位，则导致所述待检测功能层125覆盖部分的所述底层功能结构110，即导致所述开口120无法完全露出相对应的所述底层功能结构110，或者，所述底层功能结构110被另一开口120所暴露，上述薄弱点容易导致所形成半导体结构的性能下降。

因此，利用所述判断模块90的结果，以评估在待检测功能层125中形成开口120后，是否存在工艺风险。

其中，所述底层功能结构110所对应的第一版图图形200的边界清楚且完整，因此，通过比较所述轮廓图形400与所述第一版图图形200的相对位置关系的方式，使得判断结果更精准，相应提高了工艺检测的精度。

本实施例中，所述判断模块90包括：第一设定单元91，用于设定任一所述底层功能结构110作为待测底层功能结构(未标示)；第二设定单元92，用于设定所述待测底层功能结构所在的开口120所对应的轮廓图形400为第一待测图形411；第三设定单元93，用于设定所述待测底层功能结构对应的第一版图图形200在所述第二方向上的任一边作为第一待测边413(如图8所示)，还用于设定所述第一待测图形411在所述第二方向上背向所述第一待测边413的边作为第二待测边414(如图8所示)；测量单元94，用于测量所述第一待测边411至所述第二待测边414的距离，作为第一距离d1(如图8所示)；计算单元95，用于计算所述第一距离d1占所述第一版图图形200沿所述第二方向的边长w的比例；判断单元96，用于判断所述比例是否小于第一预设阈值，且当所述比例小于所述第一预设阈值时，判定为具有薄弱点。其中，所述第一版图图形200沿所述第二方向的边长w是指其预设边长。

也就是说，当通过所述判断模块90，获得所述比例小于所述第一预设阈值的结果时，表示因所述待测底层功能结构所对应的开口120发生移位，导致所述待检测功能层125覆盖部分底层功能结构110，也即导致所对应的开口120仅露出部分底层功能结构110的风险。

本实施例中，所述第二设定单元92还用于设定在所述第二方向上与所述第一待测图形411相邻的轮廓图形400为第二待测图形412。

相应的，所述第三设定单元93在设定所述待测底层功能结构对应的第一版图图形200在所述第二方向上的任一边作为第一待测边416(如图8所示)后，还用于设定所述第二待测图形412在所述第二方向上与所述第一待测边416相邻的边作为第三待测边415(如图8所示)。

所述测量单元94还用于测量第一待测边416至第三待测边415的距离，作为第二距离d2；所述计算单元95还用于计算所述第二距离d2占所述第一待测图形411和第二待测图形412的间隔s的比例；所述判断单元96相应还用于判断所述比例是否小于第二预设阈值，且当所述比例小于所述第二预设阈值时，判定为具有薄弱点。

也就是说，当通过所述判断模块90，获得所述比例小于所述第二预设阈值的结果时，表示存在所述底层功能结构110位于另一开口120中的风险，或者所述底层功能结构110的一部分位于另一开口120中的风险。

综上，本实施例所述工艺检测系统，能够针对同一个底层功能结构110，判断该底层功能结构110是否位于其对应的开口120中，以及该底层功能结构110是否位于相邻的另一开口120中，从而提高工艺检测的可信度。

在其他实施例中，根据工艺需求(例如：工艺风险管控的要求)，所述工艺检测系统也可以用于实现上述薄弱点检测方式中的一种。

本发明实施例还提供一种设备，该设备可以通过装载程序形式的上述工艺检测方法，以实现本发明实施例提供的工艺检测方法。

结合参考图10，示出了本发明一实施例所提供的设备的硬件结构图。本实施例所述设备包括：至少一个处理器01、至少一个通信接口02、至少一个存储器03和至少一个通信总线04。

本实施例中，所述处理器01、通信接口02、存储器03和通信总线04的数量均为至少一个，且所述处理器01、通信接口02以及存储器03通过所述通信总线04完成相互间的通信。

所述通信接口02可以为用于进行网络通信的通信模块的接口，例如为GSM模块的接口。

所述处理器01可能是中央处理器CPU，或者是特定集成电路ASIC(ApplicationSpecific Integrated Circuit)，或者是被配置成实施本实施例所述工艺检测方法的一个或多个集成电路。

所述存储器03可能包含高速RAM存储器，也可能还包括非易失性存储器(non-volatile memory)，例如至少一个磁盘存储器。

其中，所述存储器03存储有一条或多条计算机指令，所述一条或多条计算机指令被所述处理器01执行以实现前述实施例提供的工艺检测方法。

需要说明的是，上述的实现终端设备还可以包括与本发明实施例公开内容可能并不是必需的其他器件(未示出)；鉴于这些其他器件对于理解本发明实施例公开内容可能并不是必需，本发明实施例对此不进行逐一介绍。

本发明实施例还提供一种存储介质，所述存储介质存储有一条或多条计算机指令，所述一条或多条计算机指令用于实现前述实施例提供的工艺检测方法。

本发明实施例中，所述工艺检测方法用于对基底进行检测，所述基底上形成有底层功能结构、以及位于所述底层功能结构上方的待检测功能层，所述待检测功能层中形成有开口，所述开口露出所述底层功能结构；其中，所述工艺检测方法提供所述底层功能结构的版图图形作为第一版图图形、提供所述开口的版图图形作为第二版图图形，并获取开口的轮廓图形，随后对所述轮廓图形与所述第二版图图形进行叠加处理，获得叠加图形，接着根据所述叠加图形比较所述轮廓图形与所述第一版图图形的相对位置关系，并根据所述相对位置关系检测薄弱点；其中，所述底层功能结构所对应的第一版图图形的边界清楚且完整，因此，通过比较所述轮廓图形与所述第一版图图形的相对位置关系的方式，使得判断结果更精准，相应提高了工艺检测的精度。

上述本发明的实施方式是本发明的元件和特征的组合。除非另外提及，否则所述元件或特征可被视为选择性的。各个元件或特征可在不与其它元件或特征组合的情况下实践。另外，本发明的实施方式可通过组合部分元件和/或特征来构造。本发明的实施方式中所描述的操作顺序可重新排列。任一实施方式的一些构造可被包括在另一实施方式中，并且可用另一实施方式的对应构造代替。对于本领域技术人员而言明显的是，所附权利要求中彼此没有明确引用关系的权利要求可组合成本发明的实施方式，或者可在提交本申请之后的修改中作为新的权利要求包括。

本发明的实施方式可通过例如硬件、固件、软件或其组合的各种手段来实现。在硬件配置方式中，根据本发明示例性实施方式的方法可通过一个或更多个专用集成电路(ASIC)、数字信号处理器(DSP)、数字信号处理器件(DSPD)、可编程逻辑器件(PLD)、现场可编程门阵列(FPGA)、处理器、控制器、微控制器、微处理器等来实现。

在固件或软件配置方式中，本发明的实施方式可以模块、过程、功能等形式实现。软件代码可存储在存储器单元中并由处理器执行。存储器单元位于处理器的内部或外部，并可经由各种己知手段向处理器发送数据以及从处理器接收数据。

对所公开的实施例的上述说明，使本领域技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其他实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是符合与本文所公开的原理和新颖特点相一致的最宽的范围。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。