背景技术

随着超大规模集成电路工艺的发展，芯片工作电压越来越低，但是电流密度却越来越高。这导致系统的噪声容限越来越低，从而对电源系统在整个工作频段内的稳定性提出了更高的要求。电源完整性对系统可靠性、信噪比与误码率、EMI/EMC等电路设计中重要指标有着越来越重要的影响。因此，先进工艺的集成电路设计通常对电源完整性具有很严格的指标以确保电路的稳定性。在电源完整性设计中，设计者通常需要对设计缺陷进行迭代式的修改来保证最终设计能够满足所有的设计指标，这促使了ECO设计流程的出现。

ECO是近年来兴起的一种新型超大规模集成电路的设计流程。设计者仅对产品进行局部修改(5％-10％)，以纠正功能性错误或满足非功能性设计要求(例如时序和功率)。这种对当前设计进行最小化改变的思想，可以尽可能节省设计成本和设计时间，因此被广泛地运用于降低设计复杂性和缩短设计周期的工作中。

当底层IP设计改变时，设计者希望在产品迭代过程中快速确定这种改变对顶层造成影响的分布情况，所以在物理设计阶段需要对电路进行多次仿真，导致此阶段是整个电路设计流程中最耗时的部分。因此，提升ECO阶段对每个修改版本的仿真速度对缩短整个设计周期具有至关重要的作用。ECO设计流程中产生的修改版本与原始版本具有较大的相似性，所以通过引入原始版本的仿真信息，可以降低每个修改版本的仿真时间，提升设计效率。

然而目前主流EDA工具并没有考虑到ECO版本之间的相似性而进行优化。主流EDA软件仍将修改版本看作一个新的设计，从零开始进行一次新的仿真。显然，尽管这种方法能保证仿真的准确性，却忽视了仿真的时间成本。产品设计者更希望在他们迭代设计期间，EDA软件能尽可能的利用ECO设计确定的不变信息，针对产品的局部改变，以略微降低仿真精度作为代价，换取仿真时间大幅减少作为回报，确定设计改变所造成的变化。

综上，提供一种基于深度学习的芯片供电网络凸快电流估算方法及系统，充分利用ECO原始版本与修改版之间的相似性，是提高仿真速度，缩短设计周期的关键。