百科技术库 各行业技术资料 - 百科资料网
欢迎来到百科技术库 各行业技术资料 - 百科资料网! [免费注册] | [登录] 微信快捷登录 QQ登录 微博登录 | 帮助中心 各行业技术应有尽有!
全国服务热线 13310018778

栏目导航

最新技术
信息撷取装置的设定方法
本发明实施例提供一种信息撷取装置的设定方法,其包括接收为正整数的设定值、以设定值设定事件分类的数量以生成若干个事件标记、接收事件分类中每一者的分类定义、以这些事件标记与这些分类定义生成一事件分类表,以及输出该事件分类表给信息撷取装置。利用本发明实施例的信息撷取装置的设定方法,可以依使用者需求生成事件分类表,以供信息撷取装置设定新的事件分类选项,借以更容易将信息撷取装置所撷取的资料进行分类。
文档处理装置以及记录介质
本发明提供一种文档处理装置以及记录介质。文档处理装置(10)具有:文档获取部(11),获取保存在文档管理服务器(20)的特定的文档保存区域中的、由用户从文档选择画面选择的票单;以及文档确认订正处理部(12),使所获取的票单显示于文档确认订正画面,以使用户进行确认订正作业,当有新的文档保存到特定的文档保存区域中时,无须用户从文档选择画面进行选择,而是使新追加登记的文档显示于文档确认订正画面。
基于FPGA的数组排序方法、系统及数据压缩方法
本发明提出了一种基于FPGA的数组排序方法、系统及数据压缩方法。方法应用于FPGA数据压缩中,包括:获取待排序数组,待排序数组中的数据按照初始顺序排列,按照初始顺序对数据进行编号,获取初始序号;按照初始顺序从待排序数组中依次选取数据作为第一数据,比较第一数据与待排序数组中的数据的大小,通过标志位记录比较结果,将第一数据的标志位数值相加得到最终序号,最终序号即为第一数据在待排序数组中按升序排序的位置序号。本发明提供的基于FPGA的数组排序方法,只需将数组遍历一次即可完成数组的排序,且时间复杂度不受数据集影响,每一次排序的时间复杂度固定为O=n,解决了现有排序算法排序时间长、排序耗时不固定的问题。
一种面向数据密集型应用的动态可重构处理器
本发明提出一种面向数据密集型应用的动态可重构处理器,其中,方法包括:一种面向数据密集型应用的动态可重构处理器,动态可重构处理器包括一个处理单元阵列、一个片上多bank便签式存储器和一个配置存储器,处理单元阵列由m x n个处理单元PE以二维阵列的形式组成,m和n为正整数,其中,同一行PE连接到同一条总线上,每条总线通过一个交叉选择矩阵单元访问到便签式存储器中的m个bank。本申请提出的方法使得可重用数据高效的在处理单元阵列中流动,避免了相同存储位置数据的重复访问,从源头上减少数据访问量,使动态可重构处理器的循环流水性能得到很大的提升。
一种可定制化嵌入式AI模型落地硬件架构
本发明实施例提供的一种可定制化嵌入式AI模型落地硬件架构,包括:可定制化的电源模块、探测器模块、AI处理器模块、调试模块、外设模块,可定制化的电源模块用于为其它模块供电;可定制化的探测器模块用于采集数据;可定制化的AI处理器模块用于根据需求和场景而定制化的处理器来完成不同的AI模型算法对采集数据的处理和不同的嵌入式功能;可定制化的调试模块,用于为所述可定制化的AI处理器模块提供在线调试;可定制化的外设模块,可以根据需求和场景来定制不同的外设功能与外部通信。本申请中的各个模块可以通过灵活的定制来满足不同的AI模型落地本地实现和不同嵌入式应用场景的需求,实现复杂的AI模型算法、嵌入式功能,满足本地实时性的AI处理和嵌入式处理能力。
基于人工智能的异构计算平台
本发明公开了一种基于人工智能的异构计算平台,包括底层异构硬件平台、系统软件层以及应用软件层,系统软件层运行在底层异构硬件平台上,应用软件层在系统软件层上开发应用。本发明基于人工智能实现了异构计算,采用双冗余交换开关式互连体系架构设计,支持动态扩展和并行处理的系统体系架构,包含硬件系统架构、软件平台设计和内部总线设计。通过增加冗余链路和故障检测电路,可以在单个计算模块或数据链路出现故障时,通过重新配置交换模块的节点转发表,对并行系统进行拓扑重构,使系统具备较强的容错性和故障隔离能力。
一种集中式管理的框式交换机
本申请实施例提供了一种集中式管理的框式交换机,包括:主控板和多个功能单板;主控板包括CPU和总线扩展芯片,每个功能单板包括功能芯片;主控板的CPU通过总线扩展芯片分别与各功能单板的功能芯片连接。主控板的CPU与各功能单板的功能芯片以预设总线协议通信。以实现去除功能单板上的CPU,大幅降低框式交换机的整机成本。
一种内嵌FPGA的众核架构及其数据处理方法
本发明公开了一种内嵌FPGA的众核架构及其数据处理方法,所述众核架构包括众核阵列,所述众核阵列包括多个计算核和至少一个集成FPGA的处理核,所述处理核与所述多个计算核设置同步时钟,所述处理核与其相邻的计算核通过核间路由进行通信,当前计算核的计算数据通过核间路由从计算核传输至至少一个处理核中的FPGA计算单元进行运算。本发明的有益效果为:通过在众核阵列中集成FPGA的处理核,处理核与其相邻的计算核通过核间路由进行通信,当前计算核的计算数据通过核间路由从计算核传输至至少一个处理核中的FPGA计算单元进行运算,节省了处理时间,提高了运算效率。
一种实现SPI从设备主动申请传输的方法
本发明公开了一种实现SPI从设备主动申请传输的方法,包括:当SPI主设备处于SPI数据传输空闲状态时,所述从设备准备好传输数据或准备好接收数据后主动拉低片选信号来请求SPI数据传输;当SPI主设备通过第一查询响应检测到所述从设备主动发送SPI数据传输请求信号后,所述SPI主设备开始准备传输;当SPI主设备发送了时钟信号并开始准备传输后,从设备释放片选信号,且所述片选信号的驱动由从设备切换到SPI主设备,开始数据传输;当SPI主设备检测到所述从设备完成了数据传输时,所述SPI主设备不再驱动片选信号,片选信号由上拉电阻上拉到高电平;本发明不需要任何外设接口实现了SPI从设备的主动申请数据传输,节省了大量的成本。
基于PCIe总线的CameraLink数据传输方法、装置及存储介质
本发明公开了一种基于PCIe总线的CameraLink数据传输方法、装置及存储介质,具体步骤包括预装PCIe设备驱动,在设备驱动初始化过程中,申请内核缓冲区、DMA引擎,以及BAR空间资源和中断资源;每个PCIe设备自动安装虚拟串口驱动,并对每个PCIe设备申请唯一的串口号和串口中断资源;虚拟串口设备模拟两个串口设备,并通过共享读写缓冲区绑定虚拟串口设备和PCIe采集设备;通过PCIe采集设备驱动进行CameraLink控制数据和图像数据的上传和下载。本发明通过预装设备驱动初始化申请内核缓冲区、引擎,以及BAR空间资源,设置不同虚拟串口驱动对不同数据的上传和下载,可以满足CameraLink图像数据传输的高速度要求,且使用虚拟串口技术,保证控制数据的实时上传和下发。