具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员基于本申请所获得的所有其他实施例，都属于本申请保护的范围。

为了便于理解，下面先对现有的框式交换机的结构进行简要介绍。

如图1所示，现有的框式交换机中，主控板、功能单板都有独立的CPU，主控板CPU与各功能单板的CPU之间的数据交互通过以太网协议中的SGMII或者FE通道完成。

由于主控板的CPU性能强劲，资源一般都用不满，而功能单板上CPU也是有富余的，整个框式交换机的CPU资源存在较大的浪费，且较多的CPU导致整机成本较高。

并且由于每个单板都放置CPU，占用单板面积，不利于单板小型化。

由于主控板CPU与功能单板CPU之间交互依据以太网协议，延迟在毫秒级别，相对较高，影响功能单板响应主控板指令的速度。

此外，在启动框式交换机过程中，需要主控板先启动，再从主控板下载软件到各功能单板的CPU，导致整机启动时间较长。

为了解决上述技术问题，本申请实施例提供了一种集中式管理的框式交换机。

参见图2，图2为本申请实施例提供的集中式管理的框式交换机的一种结构示意图。如图2所示，本申请实施例提供的集中式管理的框式交换机包括主控板和多个功能单板。

其中，功能单板可以包括线卡和网板，线卡提供用户要用的端口，网板把线卡端口的报文进行集中转发。功能单板中需要包括功能芯片，实现对应的功能。

本申请实施例中，省去了各功能单板中的CPU，改为主控板通过CPU集中管理各功能单板。

具体的，考虑到主控板的CPU中总线线路可能不足以集中管理多个功能单板，因此可以在主控板中添加总线扩展芯片，从而主控板的CPU可以通过总线扩展芯片分别与各功能单板的功能芯片连接。

主控板的CPU与各功能单板的功能芯片可以以预设总线协议通信，实现主控板对各功能单板的集中管控。也就是说，主控板的CPU可以直接访问各功能单板中的所有功能芯片，功能单板只需要专注自身功能的实现，而不必实现CPU系统。

可见，本申请实施例提供的集中式管理的框式交换机，主控板通过总线扩展芯片分别与各功能单板的功能芯片连接，实现对功能单板的集中式管理。省去了各功能单板中的CPU，大幅降低了整机成本。

并且，简化了功能单板的设计，便于功能单板小型化。且提高功能单板响应主控板指令的速度。

在本申请的一种实施例中，总线扩展芯片可以包括：PCIE(PeripheralComponentInterconnect express，一种高速串行计算机扩展总线标准)Switch芯片、CPLD(ComplexProgrammable Logic Device，复杂可编程逻辑器件)扩展芯片和模拟开关扩展芯片，功能芯片可以包括交换处理芯片、CPLD功能芯片和辅助芯片。

其中，PCIE Switch芯片可以用于扩展主控板中CPU的高速总线，例如PCIE总线；CPLD扩展芯片和模拟开关扩展芯片均可以用于扩展主控板中CPU的低速总线，例如SPI(Serial Peripheral Interface，串行外设接口)总线、I2C(Inter－Integrated Circuit，两线式串行总线)和MDIO(Management Data Input/Output)总线等。

功能单板中的功能芯片可以细化为交换处理芯片、CPLD功能芯片和辅助芯片。其中，交换处理芯片主要用于识别报文、转发报文；CPLD是复杂可编程逻辑器件，可以根据需要烧录程序实现特定逻辑功能；辅助芯片可以包括EEPROM(Electrically ErasableProgrammable read only memory，带电可擦可编程只读存储器)、PHY(Physical Layer，模数混合电路)等小型器件。

参见图3，图3为本申请实施例提供的集中式管理的框式交换机的另一种结构示意图，主控板的CPU通过PCIE Switch芯片分别与各功能单板的交换处理芯片连接；主控板的CPU通过CPLD扩展芯片分别与各功能单板的CPLD功能芯片连接；主控板的CPU通过模拟开关扩展芯片分别与各功能单板的辅助芯片连接。

其中，主控板的CPU与各功能单板的交换机处理芯片可以以PCIE总线协议通信；主控板的CPU与各功能单板的CPLD功能芯片可以以SPI总线协议通信；主控板的CPU与各功能单板的辅助芯片可以以I2C或MDIO总线协议通信。

在本申请的一种实施例中，为了提高框式交换机整机可靠性，主控板可以包括第一主控板和第二主控板，其中第一主控板为默认的主选主控板，第二主控板为默认的备选主控板。

相应的，CPU可以包括位于第一主控板的第一CPU，和位于第二主控板的第二CPU；PCIE Switch芯片包括位于第一主控板的第一PCIE Switch芯片，和位于第二主控板的第二PCIE Switch芯片。此外，每个功能芯片包括第三PCIE Switch芯片。

为了便于理解，下面先对PCIE Switch芯片进行简要介绍。

参见图4，图4为本申请实施例提供的PCIE Switch芯片的一种原理示意图。如图4所示，PCIE Switch有多个通道，分为上通道、下通道和NT通道(非透明桥)。上通道接主PCIE设备，下通道接从PCIE设备，上通道和下通道之间可以直接传输报文，但NT通道和各个下通道之间无法直接传输报文。即图4中，CPU系统1接PCIE Switch的上通道，能够直接与各下通道连接的从设备建立通信连接；CPU系统2接PCIE Switch的NT通道，无法直接访问各下通道连接的从设备，只能通过地址映射的方式间接访问各下通道连接的从设备。

参见图5，图5为本申请实施例提供的集中式管理的框式交换机的另一种结构示意图，图5示出了高速总线PCIE的扩展连接方式，该扩展连接方式遵循PCIE Switch芯片的上述原理。

具体为：第一CPU连接第一PCIE Switch芯片的上通道，第一PCIE Switch芯片的每个下通道分别连接各功能单板中第三PCIE Switch芯片的上通道；

第二CPU连接第二PCIE Switch芯片的上通道，第二PCIE Switch芯片的每个下通道分别连接各功能单板中第三PCIE Switch芯片的NT通道；

各功能单板中第三PCIE Switch芯片的下通道连接该功能单板中的交换处理芯片。

作为一个示例，假设下通道1的ID是0x0001，下通道4的ID是0x0004，第一CPU要把报文传到从设备1时，可以把0x0001这个ID放在报文头，PCIE Switch识别这个报文头之后，就知道把此报文传到第一个通道，也就是从设备1。如果主控板要访问从设备4，则把可以0x0004这个ID放在报文头。可见，能够实现高速总线PCIE的扩展，第一主控板的第一CPU能够通过PCIE总线访问各个功能单板的交换处理芯片。

此外，若第一主控板故障时，第二主控板由备选主控板切换为主选主控板，第二主控板中的第二CPU通过低速总线更改功能单板中第三PCIE Switch的配置，能够互换第三PCIE Switch芯片的上通道和NT通道。从而，第二主控板的第二CPU能够通过PCIE总线访问各个功能单板的交换处理芯片。

在本申请的一种实施例中，针对低速总线，可以通过CPLD扩展芯片进行扩展，也可以通过模拟开关扩展芯片进行扩展。

具体的，参见图6，图6为本申请实施例提供的集中式管理的框式交换机的另一种结构示意图，图6示出了低速总线的扩展连接方式。

如图6所示，CPLD扩展芯片包括位于第一主控板的第一CPLD扩展芯片，和位于第二主控板的第二CPLD扩展芯片；

第一CPU通过第一CPLD扩展芯片连接各功能单板中的CPLD功能芯片；

第二CPU通过第二CPLD扩展芯片连接各功能单板中的CPLD功能芯片；

其中，当第一主控板正常运行时，第二主控板中的第二CPLD扩展芯片关闭第二CPU与各功能单板之间的总线。

本申请实施例中，通过CPLD扩展芯片，主控板的CPU既能访问主控板上的CPLD，又能访问各功能单板中的CPLD功能芯片。具体的，可以根据地址区分，不同的CPLD分配不同的地址段即可。

作为一个示例，假设主控板的地址空间是0x100000～0x10FFFF，功能单板1的地址空间是0x110000～0x11FFFF，功能单板2的地址空间是0x120000～0x12FFFF，以此类推。如果主控板的CPU要访问功能单板3的CPLD，则用0x13xxxx的地址，CPLD扩展芯片识别到地址是0x13开头，则把CPU的SPI总线和功能单板3的SPI总线选通。如果CPU访问的是0x10xxxx，则表示CPU需要访问的是主控板内的CPLD地址。

可见，通过CPLD扩展芯片，可以实现主控板的CPU通过低速总线访问各功能单板的功能芯片。

本申请实施例中，当第一主控板故障时，第二主控板由备选主控板切换为主选主控板，并控制第二CPLD扩展芯片开启第二CPU与各功能单板之间的总线。从而，第二主控板的第二CPU能够通过低速总线访问各功能单板的功能芯片。

在本申请的一种实施例中，如果CPLD扩展芯片的管脚数目不足以连接各功能单板，则可以采用模拟开关扩展芯片，扩展主控板中CPU的低速总线。模拟开关扩展芯片可以包括CPLD片选芯片和模拟开关芯片。

具体的，参见图7，图7为本申请实施例提供的集中式管理的框式交换机的另一种结构示意图，图7示出了低速总线的扩展连接方式。

如图7所示，模拟开关扩展芯片包括位于第一主控板的第一CPLD片选芯片、第一模拟开关芯片，和位于第二主控板的第二CPLD片选芯片、第二模拟开关芯片；

第一主选CPU通过第一模拟开关芯片连接各功能单板中的辅助芯片；

第一CPU通过第一CPLD片选芯片控制第一模拟开关芯片的片选电平；

第二CPU通过第二模拟开关芯片连接各功能单板中的辅助芯片；

第二CPU通过第二CPLD片选芯片控制第二模拟开关芯片的片选电平；

当第一主控板正常运行时，第二主控板中的第二CPLD片选芯片关闭第二CPU与各功能单板之间的总线。

当第一主控板正常运行时，第一CPU若要访问某个功能单板，可以通过SPI总线控制第一CPLD片选芯片，以使第一CPLD片选芯片控制第一模拟开关芯片的片选电平，选中该功能单板，从而接通第一CPU与该功能单板之间的低速总线。

当第一主控板故障时，第二主控板由备选主控板切换为主选主控板，并控制第二CPLD片选芯片开启第二CPU与各功能单板之间的总线。

可见，本申请实施例中，框式交换机的主控板通过总线扩展芯片分别与各功能单板的功能芯片连接，实现对功能单板的集中式管理。省去了各功能单板中的CPU，大幅降低了整机成本。简化了功能单板的设计，便于功能单板小型化。

且分别采用PCIE Switch芯片、CPLD扩展芯片、模拟开关扩展芯片扩展主控板与各功能单板的各类芯片之间的总线连接，主控板与功能单板的各类芯片之间可以通过PCIE总线、SPI总线、I2C或MDIO总线连接，相比于以太网协议中的SGMII或FE通道，降低了延迟，提高了功能单板响应主控板指令的速度。

此外，在包含主选主控板和备选主控板的情况下，分别提供了主控板与功能单板的各类芯片之间PCIE总线、SPI总线、I2C或MDIO总线的扩展连接方式，能够在出现故障时进行主备切换，且主备切换不影响主控板与功能单板的各类芯片之间PCIE总线、SPI总线、I2C或MDIO总线连接，提高了整机的可靠性。

需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

以上所述仅为本申请的较佳实施例，并非用于限定本申请的保护范围。凡在本申请的精神和原则之内所作的任何修改、等同替换、改进等，均包含在本申请的保护范围内。