具体实施方式

下面将结合本申请实施例中附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本申请实施例的组件可以以各种不同的配置来布置和设计。因此，以下对在附图中提供的本申请的实施例的详细描述并非旨在限制要求保护的本申请的范围，而是仅仅表示本申请的选定实施例。基于本申请的实施例，本领域技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本申请保护的范围。

应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。同时，在本申请的描述中，术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。

请参照图1至图5，一种擦写干扰测试系统，其技术方案具体包括：

主控模块100，主控模块100用于发送操作指令；其中，主控模块100可以是MCU。

FPGA模块200，FPGA模块200接收主控模块100发出的操作指令并转发给连接在FPGA模块200上的待测芯片，使待测芯片执行擦除操作或执行编程或执行读取操作，FPGA模块200对读取操作的结果进行对比并生成电平信号传输至主控模块100，根据电平信号判断是否有擦写干扰。其中，FPGA模块200可以指的是FPGA芯片，待测芯片指的是flash芯片，也可以是其它需要进行测试的芯片，在FPGA模块200上设置有error_flag引脚与主控模块连接，用于传输电平信号。

通过上述技术方案，通过设置FPGA模块200可以同时测试大量的待测芯片，具体的，在一些实施方式可以同时测试28个待测芯片，测试的数量与FPGA模块200开发板的引脚，逻辑资源，速度等因素影响，相较于传统的单个MCU对应测试一个待测芯片而言，具有明显的效率提升，同时，在对待测芯片发送读取操作指令之后，待测芯片执行读取操作，读取操作的结果可以在FPGA模块200内进行对比，在FPGA模块200内可以设置有比较器或比较电路，可以在FPGA模块200内预设有读取数据，将待测芯片执行完读取操作后的读取结果与预设的读取数据进行对比，然后根据对比结果产生高电平或低电平，如果是高电平则说明对比不一致，则意味着出现了擦写干扰的情况，如果是低电平则说明对比一致，则意味着没有出现擦写干扰的情况，通过这种设置方式，主控模块100就不需要产生额外的读取动作，只需要在出现高电平后才产生读取待测芯片的读取结果的指令，而出现擦写干扰相对来说情况比较少，因此主控模块100不需要再进行频繁的产生读取读取动作，可以大幅降低主控模块100的负载，进而提高整体测试效率。

不仅如此，采用本申请的技术方案，可以利用FPGA模块200的并行执行特点，可以实现在对一个扇区进行擦写的同时又对另外一个扇区进行读操作。

进一步地，再一些实施例中，FPGA模块200至少包括CTRL单元210以及SLOT单元220；

CTRL单元210将操作指令解析后传输至SLOT单元220；

SLOT单元220接收来自CTRL单元210解析后的指令并将对应操作的指令发送给待测芯片，使待测芯片执行擦除操作或执行编程或执行读取操作，SLOT单元220接收和寄存所述待测芯片执行读取操作的结果信息。

其中，CTRL单元210通过SPI接口协议实现与主控模块100的通信，CTRL单元210通过APB总线以及普通直连线实现与SLOT单元220的通信。

其中，SLOT单元220设置有多个，每个SLOT单元220通过SPI与一个待测芯片连接。

通过上述技术方案，CTRL单元210主要负责解析并寄存主控模块100基于SPI协议发送过来的操作指令，以及通过APB总线和普通直连线给SLOT单元220发送寄存在寄存器中的相应操作指令，此外，CTRL单元210还可以通过APB总线将SLOT单元220内部的启动指示位寄存器ctrl_flash_en置位，从而启动CTRL_FLASH操作。

SLOT单元220通过与CTRL单元210中的寄存器直连线获取相对应的用于操作待测芯片的指令，并通过内部的状态机在指示位寄存器ctrl_flash_en置位后，将操作待测芯片的指令通过SPI发送给待测芯片，如果发送的是使待测芯片执行读取操作的指令，SLOT单元220还会接收并在相对应的寄存器中寄存待测芯片输出的读取结果，在寄存器中的读取结果会在主控模块100发送读取待测芯片的读取结果的指令时，通过APB总线读取到CTRL单元210，并通过握手协议将APB总线读取的信息发送到主控模块100的SPI接口。

其中，APB总线作为CTRL单元210和SLOT单元220的通信桥梁，除了上述用于置位操作待测芯片的使能信号外，还主要负责将SLOT单元220寄存的待测芯片的读取结果传输到CTRL单元210中，读取速率可以达到4byte/每次。

进一步地，再一些实施例中，还包括数字电位器模块300，数字电位器模块300接收主控模块100发出的操作指令，并根据操作指令给FPGA模块200以及待测芯片供电。

其中，数字电位器模块300通过SPI接口协议与主控模块100通信，数字电位器模块300可以指的是数字电位器，在一些具体实施方式中，可以采用数字电位器AD5160。

通过上述技术方案，数字电位器模块300在主控模块100的控制下给FPGA模块200和待测芯片进行供电，数字电位器模块300的功能相当于是一个变阻器，根据输入的配置信息来改变电阻值，最终输出不同的电压，这是因为在测试待测芯片时，待测芯片执行擦除操作、执行编程操作以及执行读取操作的电压各不相同，因此需要不同的电压，对应的供电配置信息主要基于SPI协议接受于主控模块100端发送的操作指令。

进一步地，再一些实施例中，还包括模数转换模块400，模数转换模块400采集FPGA模块200以及待测芯片的电压信息，并将电压信息通过FPGA模块200传输至主控模块100，主控模块100根据电压信息控制数字电位器模块300对电压进行调整。

其中，模数转换模块400与FPGA模块200通过SPI协议通信，模数转换模块400可以指的是模数转换芯片，在一些具体实施方式中，可以采用模数转换芯片ADC108s。

通过上述技术方案，模数转换模块400用于监测数字电位器模块300输出至FPGA模块200中用于挂载待测芯片的SLOT单元220的电压，然后将该电压返回给主控模块100，根据返回的结果会通过数字电位器模块300去调节电压，直至达到预定的电压范围。

值得注意的是，在本申请的方案中，在对待测芯片进行测试时，也是对待测芯片中的一个扇区进行循环的擦除-编程-擦除-编程......的操作，然后在另外一个扇区进行读取操作，并且读取操作在擦除操作与编程操作之间，即在测试过程中，待测芯片需要执行擦除-读取-编程-读取-擦除......的操作。

第二方面，本申请还提供一种擦写干扰测试方法，用于FPGA模块200进行擦写干扰测试，FPGA模块200一端连接有主控模块100，另一端连接有待测芯片，包括：

S1、获取主控模块100对待测芯片的操作指令；其中，主控模块100可以是MCU。

S2、对操作指令进行解析并把解析后的指令发送给待测芯片，使待测芯片执行擦除操作或执行编程操作或执行读取操作；

S3、对读取操作的结果进行对比生成电平信号；

通过上述技术方案，首先获取对待测芯片的操作指令，该操作指令包括了使待测芯片执行擦除操作的指令、执行编程操作的指令以及执行读取操作的指令，然后将操作指令解析后转发给待测芯片，使待测芯片执行擦除操作或执行编程操作或执行读取操作，当待测芯片执行了读取操作之后，对读取结果进行对比，并根据对比的结果产生高电平信号或低电平信号，高电平信号意味着对比结果不一致，低电平信号意味着对比结果一致，根据电平信号可以判断出待测芯片是否存在有擦写干扰的情况出现。

相对于传统的一个MCU测试一个芯片的手段而言，使用本申请的测试方法可以极大的降低MCU的负载，主控模块100只需要根据电平信号的高低，就可以知道是否有擦写干扰的情况，不再需要现有方案中MCU每次需要进行读取待测芯片的读取结果，有效提高了整体测试效率。

进一步地，再一些实施例中，还包括：

如果出现了擦写干扰，接收主控模块100的操作指令；

根据主控模块100的操作指令，将在相对应的寄存器中寄存待测芯片输出的读取结果发送给主控模块100。

通过上述技术方案，相较于现有方案中，MCU每次需要进行读取待测芯片的读取结果，然后根据读取结果与原来待测芯片读取扇区上的数据进行对比而言，使用本实施例的方案只需要在出现高电平的时候，主控模块100才会发送读取待测芯片的读取结果的操作指令，而出现擦写干扰的概率相对而言比较低，因此主控模块100在大部分时间都不需要进行该操作，因此极大的减轻了主控模块100的负担，有效提高了整体的测试效率。

进一步地，再一些实施例中，还包括：

获取待测芯片上的电压信息；

将电压信息发送给主控模块100，使主控模块100对电压进行调整。

通过上述技术方案，由于待测芯片需要执行擦除操作、编程操作以及读取操作，而这些操作分别对应不同的工作电压，因此需要对待测芯片上的电压信息进行监控，并将监控到的电压信息发送给主控模块100，主控模块100根据发送给待测芯片的操作指令对应调整施加在待测芯片上的电压，使待测芯片能够按照操作指令正常执行操作。此外，通过监控待测芯片上的电压，也可判断其是否处于正常的工作状态。

具体的，在一些实施方式中，通过模数转换器来获取待测芯片上的电压信息，主控模块100在接收到电压信息后，生成操作指令，然后将生成的操作指令发送给数字电位器，进而使数字电位器输出不同的电压值，进而给待测芯片供电。

进一步地，在一些实施例中，对读取操作的结果进行对比生成电平信号的步骤包括：

预先设置有与待测芯片读取扇区相同的对比数据；

根据对比数据与读取的结果进行对比；

根据对比结果生成电平信号。

通过上述技术方案，通过预先设置好的对比数据来与读取结果进行对比，其中，这需要在待测芯片上预先写入与对比数据相同的数据，并且在待测芯片执行读取操作时，固定读取该写入的数据，如果对比结果相同，则生成低电平信号，如果对比结果不相同，则生成高电平信号。

具体的，在一些实施方式中，在待测芯片上的第一扇区写入与对比数据相同的数据，主控模块100发送擦除操作指令，待测芯片在第二扇区执行擦除操作，主控模块100发送编程操作指令，待测芯片在第二扇区执行编程操作，主控模块100发送读取操作指令，待测芯片在第一扇区执行读取操作，然后将读取的结果与对比数据进行对比，如果对比结果是相同的，则说明没有出现擦除干扰的情况，生成低电平，如果对比结果是不相同的，则说明出现了擦除干扰的情况，生成高电平。

进一步地，在另外一些实施例中，对读取操作的结果进行对比生成电平信号的步骤包括：

保存使待测芯片执行编程操作时的编程数据为对比数据；

根据对比数据与读取的结果进行对比；

根据对比结果生成电平信号。

通过上述技术方案，控制待测芯片执行编程操作时，待测芯片需要在扇区内编程指定的数据，该数据为编程数据，例如010，并且在待测芯片循环执行编程操作时，编程数据是相同的，因此可以将该编程数据保存为对比数据，在待测芯片的执行第一轮的编程操作时，可以同时在两个扇区内编程如相同的编程数据，其中一个扇区作为执行读取操作时的扇区，这样就可以不用预先写入数据进行对比了，可以直接在待测芯片的任意两个扇区进行测试，然后根据对比结果生成电平信号。

具体的，在一些实施方式中，在待测芯片执行编程操作时，在第一扇于第二扇区编程入相同的数据，并且将编程数据保存为对比数据，主控模块100发送擦除操作指令，待测芯片在第一扇区执行擦除操作，主控模块100发送第二次及第二次以后的编程操作指令，待测芯片在第一扇区执行编程操作，主控模块100发送读取操作指令，待测芯片在第二扇区执行读取操作，然后将读取的结果与对比数据进行对比，如果对比结果是相同的，则说明没有出现擦除干扰的情况，生成低电平，如果对比结果是不相同的，则说明出现了擦除干扰的情况，生成高电平。

第三方面，本申请还提供另外一种擦写干扰测试方法，用于主控模块100进行擦写干扰测试，主控模块100通过FPGA模块200与待测芯片连接，包括：

S10、发送对待测芯片的操作指令至FPGA模块200，使FPGA模块200将经过解析后的操作指令发送给待测芯片，进而让待测芯片执行擦除操作或执行编程操作或执行读取操作；其中，FPGA模块200可以指的是FPGA芯片。

S20、获取FPGA模块200在待测芯片执行读取操作后对读取操作的结果进行对比生成的电平信号；

S30、根据电平信号判断是否有擦写干扰。

通过上述技术方案，发送对待测芯片的操作指令给FPGA模块200，操作指令包括了使待测芯片执行擦除操作的指令、执行编程操作的指令以及执行读取操作的指令，FPGA模块200对这些指令进行解析，然后将解析后的指令转发给待测芯片，使待测芯片执行擦除操作或执行编程操作或执行读取操作，当待测芯片执行读取操作后，FPGA模块200将读取的结果进行寄存，同时将读取的结果进行对比，并根据对比结果生成电平信号，然后获取该电平信号并根据该电平信号的高低可以判断出待测芯片是否存在擦写干扰的情况，如果是高电平，则说明对比结果不一致，即发生了擦写干扰的情况，如果是低电平，则说明对比结果一致，即没有发生擦写干扰。

相对于现有方案中的一个MCU测试一个芯片的手段而言，使用本申请的测试方法可以只需要根据电平信号的高低，就可以知道是否有擦写干扰的情况，不再需要像现有方案中MCU每次需要进行读取待测芯片的读取结果，然后根据读取的结果进行对比从而判断是否出现了擦写干扰，使用本申请的方案有效提高了整体测试效率。

进一步地，再一些实施例中，还包括：

获取FPGA模块200以及待测芯片的电压信息；

根据电压信息对FPGA模块200以及待测芯片的供电进行调整。

通过上述技术方案，由于待测芯片需要执行擦除操作、编程操作以及读取操作，而这些操作分别对应不同的工作电压，因此需要对待测芯片上的电压信息进行监控，并将监控到的电压信息发送给主控模块100，主控模块100根据发送给待测芯片的操作指令对应调整施加在待测芯片上的电压，使待测芯片能够按照操作指令正常执行操作。此外，通过监控待测芯片上的电压，也可判断其是否处于正常的工作状态。

具体的，在一些实施方式中，通过模数转换器来获取待测芯片上的电压信息，主控模块100在接收到电压信息后，生成操作指令，然后将生成的操作指令发送给数字电位器，进而使数字电位器输出不同的电压值，进而给待测芯片供电。

具体的，在本申请的一些具体实施例中，本申请提供的方案主要涉及的元器件包括：MCU，FPGA芯片，数字电位器，模数转换芯片，以及待测芯片。

在本实施例中，MCU作为主控模块100，通过SPI协议分别与开发板上的FPGA芯片、数字电位器进行通信。MCU对待测芯片的操作，都是先发送操作指令给FPGA芯片，由FPGA芯片解析并寄存后通过内部的状态机转发给待测芯片去执行相对应的操作，例如执行擦除操作、执行编程操作、执行读取操作。

在本实施例中，FPGA芯片作为MCU和待测芯片之间的通信纽带，主要分为两个单元：CTRL单元210和SLOT单元220。CTRL单元210主要负责解析并寄存MCU基于SPI协议发送过来的操作信息，并分别通过SPI协议发送配置信息给模数转换芯片，以及通过APB总线和普通直连线用于给SLOT单元220发送寄存在寄存器中的相应操作指令。SLOT单元220被CTRL单元210通过APB总线将其内部的启动指示位寄存器ctrl_flash_en置位，从而启动CTRL_FLASH操作，通过与CTRL单元210中寄存器直连线获取相对应的用于操作待测芯片的指令，并通过内部的状态机在指示位寄存器ctrl_flash_en置位后，将指令通过SPI发送给待测芯片，若发送的使待测芯片执行读取操作的指令，还会接收并在相对应的寄存器中寄存待测芯片输出的读取结果的数据，这些寄存器中的数据会在MCU发送读取待测芯片的读取结果的指令时，被APB总线读取到CTRL单元210，并通过握手协议将APB总线读取的信息发送到MCU端的SPI接口。

在本实施例中，APB总线作为CTRL单元210和SLOT单元220的通信桥梁，除了上述用于置位操作待测芯片的使能信号外，还主要负责将SLOT单元220寄存的待测芯片输出的读取结果的结果传输到CTRL单元210中，读取速率为4byte/每次。

在本实施例中，数字电位器，主要负责在MCU的控制下给开发板上的FPGA芯片和待测芯片供电，其功能相当于一个变阻器，根据输入的配置信息从而改变电阻值，最终输出不同的电压值，而相对应的供电配置信息主要基于SPI协议接受于MCU端发送的信息。

在本实施例中，模数转换芯片，主要负责采集待测芯片和FPGA 芯片的Bank的电压，通过将电压转换为数字信息，在接受CTRL单元210通过SPI协议发送的地址信息后，输出相对应的数值，这个数值FPGA芯片会通过握手协议被送到MCU的SPI接口处，这个数值通过公式转换就可以得到具体的电压值。其中地址信息用于指示哪一个待测芯片或者FPGA芯片的Bank，MCU会进一步根据模数转换芯片去操作数字电位器，去给开发板上的FPGA芯片和待测芯片供电，从而通过模数转换芯片以及数字电位器精确的给开发板上的FPGA芯片和待测芯片调节到一个想要设置的电压。

在本实施例中，MCU与待测芯片的所有通信均基于：MCU先发送指令给FPGA芯片，经由FPGA芯片转发给待测芯片，待测芯片输出的数据也由FPGA芯片转发传输给MCU。

具体的，MCU先发送擦除或者编程指令，所有编程操作会在擦除操作之后，这时，对另外一个扇区发送读取指令确认上一个擦除/编程操作是否对这个存储阵列块的其他区域产生干扰，若是读取到原来的“0”变成了“1”，则说明产生了干扰，若是没有任何位发生变化，说明擦除/编程操作对这个读取的扇区没有产生影响，若是被干扰，就会生成高电平，从而被MCU检测到，若是进一步想知道更多被干扰的信息，这时MCU会发送给FPGA芯片读取待测芯片的读取结果的指令，如果产生的电平信号一直处于低电平，MCU就知道没有产生干扰影响。

从上述阐述中可以很明显的了解到，MCU确认是否发生擦写干扰不需要再发送给FPGA芯片多余的操作，只有想知道更多的干扰信息时，才会再次发送读取待测芯片的读取结果的指令给FPGA芯片。

本实施例中所提出的测试方法，即，通过在FPGA芯片中进行对比并产生电平信号，具体的，将FPGA芯片中产生的电平信号连接到MCU与FPGA芯片交互的error_flag这个引脚上，由于MCU无需发送操作指令就可以知道是否发生了擦写干扰，极大减轻了MCU的任务量，最终实现了更高效的获取待测芯片是否发生擦写干扰的信息。

第四方面，本申请还提供一种执行装置，包括：

第一获取模块510，用于获取主控模块100对待测芯片的操作指令；

第一处理模块520，用于对操作指令进行解析并把解析后的指令发送给待测芯片，使待测芯片执行擦除操作或执行编程操作或执行读取操作；

第二处理模块530，用于对读取操作的结果进行对比生成电平信号；

通过上述技术方案，第一获取模块510首先获取对待测芯片的操作指令，该操作指令中包括了使待测芯片执行擦除操作的指令、执行编程操作的指令以及执行读取操作的指令，然后第一处理模块520将操作指令解析后转发给待测芯片，使待测芯片执行擦除操作或执行编程操作或执行读取操作，当待测芯片执行了读取操作之后，对读取结果进行对比，第二处理模块530并根据对比的结果产生高电平信号或低电平信号，高电平信号意味着对比结果不一致，低电平信号意味着对比结果一致。

相对于传统的一个MCU测试一个芯片的手段而言，使用本申请的技术手段可以极大的降低MCU的负载，主控模块100只需要根据电平信号的高低，就可以知道是否有擦写干扰的情况，不再需要现有方案中MCU每次需要进行读取待测芯片的读取结果，有效提高了整体测试效率。

第五方面，本身请还提供另外一种执行装置，包括：

第三处理模块610，用于发送对待测芯片的操作指令至FPGA模块200，使FPGA模块200将操作的相关指令发送给待测芯片，进而让待测芯片执行擦除操作或执行编程操作或执行读取操作；

第二获取模块620，用于获取FPGA模块200在待测芯片执行读取操作后对读取操作的结果进行对比生成的电平信号；

第四处理模块630，用于根据电平信号判断是否有擦写干扰。

通过上述技术方案，第三处理模块610发送对待测芯片的操作指令给FPGA模块200，操作指令包括了使待测芯片执行擦除操作的指令、执行编程操作的指令以及执行读取操作的指令，FPGA模块200对这些指令进行解析，然后将解析后的指令转发给待测芯片，使待测芯片执行擦除操作或执行编程操作或执行读取操作，当待测芯片执行读取操作后，FPGA模块200将读取的结果进行寄存，同时将读取的结果进行对比，并根据对比结果生成电平信号，然后第二获取模块620获取该电平信号，第五处理模块630根据该电平信号的高低可以判断出待测芯片是否存在擦写干扰的情况，如果是高电平，则说明对比结果不一致，即发生了擦写干扰的情况，如果是低电平，则说明对比结果一致，即没有发生擦写干扰。

相对于现有方案中的一个MCU测试一个芯片的手段而言，使用本申请的测试方法可以只需要根据电平信号的高低，就可以知道是否有擦写干扰的情况，不再需要像现有方案中MCU每次需要进行读取待测芯片的读取结果，然后根据读取的结果进行对比从而判断是否出现了擦写干扰，使用本申请的方案有效提高了整体测试效率。

以上所述仅为本申请的实施例而已，并不用于限制本申请的保护范围，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。