具体实施方式

下面将结合本申请实施例中附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本申请实施例的组件可以以各种不同的配置来布置和设计。因此，以下对在附图中提供的本申请的实施例的详细描述并非旨在限制要求保护的本申请的范围，而是仅仅表示本申请的选定实施例。基于本申请的实施例，本领域技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本申请保护的范围。

应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。同时，在本申请的描述中，术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。

第一方面，请参照图1，图1是本申请一些实施例中的一种抑制闪存过擦除的方法，用于抑制Nor Flash中存储单元的过擦除现象，方法包括：在对芯片中选中的存在过擦除问题的存储单元进行读取或校验数据操作时，对选中的存储单元的Bulk端施加负压和/或对同一位线上未选中的存储单元的字线端施加负压和/或对选中的存储单元的源端施加正压。

过擦除的存储单元无法保持数据原因在于阈值电压过低，导致门极触发电压Vgt大于0，因此在进行读取或校验数据操作时会产生漏电导致导致数据读取错误。

具体地，对选中的存储单元的Bulk端施加负压，由于背栅效应（back-gateeffect，由于衬底电压即Bulk电压不为0而引起阈值电压Vt的变化的效应就称为背栅效应），会令到该存储单元的阈值电压Vt约上升对应于该负压值绝对值一半的电压值，如对Bulk端施加的负压为-1V，则对应存储单元由于背栅效应会使阈值电压Vt约上升0.5V；在此基础下，由于阈值电压上升，对应的门极触发电压Vgt则会下降相应大小，过擦除的存储单元在该Bulk端施加负压可使得阈值电压Vt上升以及门极触发电压Vgt下降，当门极触发电压Vgt下降至0V以下，此时进行读取或校验数据操便不会产生存储单元漏电的问题，进而可确保数据读取或校验数据为正确的数据；因此，采用本申请实施例的一种抑制闪存过擦除的方法中“对选中的存储单元的Bulk端施加负压”，可有效抑制闪存中过擦除存储单元在数据读取或校验数据中因存储单元漏电而产生错误数据的问题，即本申请实施例一种抑制闪存过擦除的方法可在不对过擦除单元进行修复的情况下仍能抑制过擦除存储单元漏电而确保数据读取准确。

具体地，对同一位线上未选中的存储单元的字线（Word Line）端施加负压，使得同一位线上与该存储单元连接的存在过擦除问题的存储单元的源极施加了相应的负压，使得该选中的存在过擦除问题的存储单元的栅极与源极间电压Vgs（后简称栅源电压）变小，如对同一位线上未选中的存储单元的字线端施加-1V电压，则使得同一位线上与该存储单元连接的选中的存在过擦除问题的存储单元的栅源电压Vgs对应减少1V，从而使得对应的门极触发电压Vgt则会下降1V；过擦除的存储单元的同一位线上未选中的存储单元的字线端施加负压可使得该过擦除的存储单元的门极触发电压Vgt下降，当门极触发电压Vgt下降至0V以下，此时进行读取或校验数据操便不会产生存储单元漏电的问题，进而可确保数据读取或校验数据为正确的数据；因此，采用本申请实施例的一种抑制闪存过擦除的方法中“对同一位线上未选中的存储单元的字线端施加负压”，可有效抑制闪存中过擦除存储单元在数据读取或校验数据中因存储单元漏电而产生错误数据的问题，即本申请实施例一种抑制闪存过擦除的方法可在不对过擦除单元进行修复的情况下仍能抑制过擦除存储单元漏电而确保数据读取准确。

更具体地，Vgt=Vgs-Vt，因此在阈值电压Vt不变化的情况下，门极触发电压Vgt与栅门电压Vgs的变化量一致。

具体地，对选中的存储单元的源端施加正压，由于选中的存储单元的栅极上的电压为0V，使得该存在过擦除的存储单元源端额外施加正压后会导致其栅门电压Vgs减少相应源端施加的电压值，即源端施加正1V电压时，该存储单元的栅门电压Vgs对应下降1V，从而使得对应的门极触发电压Vgt则会下降1V，过擦除的存储单元的源端施加正压可使得该过擦除的存储单元的门极触发电压Vgt下降，而当门极触发电压Vgt下降至0V以下，此时进行读取或校验数据操便不会产生存储单元漏电的问题，进而可确保数据读取或校验数据为正确的数据；因此，采用本申请实施例的一种抑制闪存过擦除的方法中“对选中的存储单元的源端施加正压”，可有效抑制闪存中过擦除存储单元在数据读取或校验数据中因存储单元漏电而产生错误数据的问题，即本申请实施例一种抑制闪存过擦除的方法可在不对过擦除单元进行修复的情况下仍能抑制过擦除存储单元漏电而确保数据读取准确。

本申请实施例的一种抑制闪存过擦除的方法中，提供了“对选中的存储单元的Bulk端施加负压、对同一位线上未选中的存储单元的字线端施加负压、对选中的存储单元的源端施加正压”共三种基础处理方式抑制过擦除存储单元在数据读取校验时漏电行为，进而使得擦除存储单元可在不修复的情况下进行正常使用，且三种基础处理方式可独立或任意搭配使用，具有多样性特点。

更具体地，由于三种处理方式单独使用时，每种方式要求的电压绝对值较大，因此，在一些实施例中，优选为结合三种方式共同使用，以使得每个部位施加的电压绝对值小于单独使用时的施加电压的电压绝对值，从而有效降低功耗，其中图1所示为结合三种方式使用时情况。

在一些优选的实施方式中，对选中的存储单元的Bulk端施加的负压为-0.75~-0.25V；具体地，该负压值可使得选中的存储单元的阈值电压Vt相应提高0.125V~0.375V，从而使得门极触发电压Vgt相应下降0.125V~0.375V。

在本实施例中，对选中的存储单元的Bulk端优选施加-0.5V电压。

在一些优选的实施方式中，对同一位线上未选中的存储单元的字线端施加的负压为-0.75~-0.25V；具体地，该负压值可使得选中的存储单元的栅门电压Vgs减少0.25~-0.75V，从而使得门极触发电压Vgt相应下降0.25~-0.75V。

在本实施例中，对同一位线上未选中的存储单元的字线端优选施加-0.5V电压。

在一些优选的实施方式中，对选中的存储单元的源端施加的正压为0.25~0.75V；具体地，该正压值可使得选中的存储单元的栅门电压Vgs减少0.25~-0.75V，从而使得门极触发电压Vgt相应下降0.25~-0.75V。

在本实施例中，对选中的存储单元的源端优选施加+0.5V电压。

在一些优选的实施方式中，当同时对选中的存储单元的Bulk端施加负压、对同一位线上未选中的存储单元的字线端施加负压、对选中的存储单元的源端施加正压时，三种电压值可自由选择搭配，而在本实施例中，对选中的存储单元的Bulk端施的加负压的电压值和对同一位线上未选中的存储单元的字线端施加的负压的电压值大小相等，对同一位线上未选中的存储单元的字线端施加的负压的电压绝对值和对选中的存储单元的源端施加的正压的电压绝对值相等。

具体地，三种电压的绝对值相等，可避免某一种电压绝对值过大，从而有效降低申请实施例一种抑制闪存过擦除的方法的功耗。

在一些优选的实施方式中，在对选中的存储单元的Bulk端施加负压和/或对同一位线上未选中的存储单元的字线端施加负压和/或对选中的存储单元的源端施加正压后，存在过擦除问题的存储单元的门极触发电压低于或等于0V。

具体地，采用三种处理方式中的一种或任意结合下，只要将门极触发电压Vgt拉低至0V或以下，即可有效避数据读取时存储过擦除问题的存储单元字线端上因施加的电压为0V和门极触发电压Vgt大于0而引起的关不断导致漏电的问题，有效避免过擦除存储单元漏电导致数据读取出错及影响其他区域数据的读取的问题。

第二方面，请参照图2，图2是本申请一些实施例中提供的一种抑制闪存过擦除的装置，用于抑制Nor Flash中存储单元的过擦除现象，包括：

获取模块，用于对芯片中存储单元进行数据读取或数据校验；

电压操作模块，用于对芯片中存储单元端线施加电压；

电压操作模块可在获取模块对芯片中选中的存在过擦除问题的存储单元进行读取或校验数据操作时，对选中的存储单元的Bulk端施加负压和/或对同一位线上未选中的存储单元的字线端施加负压和/或对选中的存储单元的源端施加正压。

具体地，电压操作模块可执行“对选中的存储单元的Bulk端施加负压、对同一位线上未选中的存储单元的字线端施加负压、对选中的存储单元的源端施加正压”三种操作方法中的一种或任意结合，而可将存在过擦除问题的存储单元的门极触发电压 Vgt拉低0V以下。

本申请实施例的一种抑制闪存过擦除的装置，在获取模块对对芯片中存储单元进行数据读取或数据校验时，通过电压操作模块进行三种操作中的一种或任意结合，从而将存在过擦除问题的存储单元的门极触发电压 Vgt拉低，从而抑制过擦除存储单元在数据读取校验时漏电行为，进而使得擦除存储单元可在不修复的情况下进行正常使用。

在一些优选的实施方式中，电压操作模块包括第一电压模块、第二电压模块、第三电压模块，在获取模块对芯片中选中的存在过擦除问题的存储单元进行读取或校验数据操作时，第一电压模块、第二电压模块、第三电压模块同时地分别对选中的存储单元的Bulk端施加负压、对同一位线上未选中的存储单元的字线端施加负压、对选中的存储单元的源端施加正压。

具体地，根据设计或使用需求，可单独或同时多个地选用第一电压模块、第二电压模块、第三电压模块进行操作，以抑制过擦除存储单元在数据读取校验时漏电行为，本申请实施例的一种抑制闪存过擦除的装置的抑制方式多种且可选，可适用于不同情况的使用需求。

第三方面，请参照图3，图3为本申请实施例提供的一种电子设备的结构示意图，本申请提供一种电子设备3，包括：处理器301和存储器302，处理器301和存储器302通过通信总线303和/或其他形式的连接机构（未标出）互连并相互通讯，存储器302存储有处理器301可执行的计算机程序，当计算设备运行时，处理器301执行该计算机程序，以执行时执行上述实施例的任一可选的实现方式中的方法。

第四方面，本申请实施例提供一种存储介质，所述计算机程序被处理器执行时，执行上述实施例的任一可选的实现方式中的方法。其中，存储介质可以由任何类型的易失性或非易失性存储设备或者它们的组合实现，如静态随机存取存储器（Static RandomAccess Memory, 简称SRAM），电可擦除可编程只读存储器（Electrically ErasableProgrammable Read-Only Memory, 简称EEPROM），可擦除可编程只读存储器（ErasableProgrammable Read Only Memory, 简称EPROM），可编程只读存储器（Programmable Red-Only Memory, 简称PROM），只读存储器（Read-Only Memory, 简称ROM），磁存储器，快闪存储器，磁盘或光盘。

综上，本申请实施例提供的一种抑制闪存过擦除的方法、装置、电子设备及存储介质，其中，方法提供了“对选中的存储单元的Bulk端施加负压、对同一位线上未选中的存储单元的字线端施加负压、对选中的存储单元的源端施加正压”共三种基础处理方式抑制过擦除存储单元在数据读取校验时漏电行为，进而使得擦除存储单元可在不修复的情况下进行正常使用，且三种基础处理方式可独立或任意搭配使用，具有多样性特点。

在本申请所提供的实施例中，应该理解到，所揭露装置和方法，可以通过其它的方式实现。以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，又例如，多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些通信接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。

另外，作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。

再者，在本申请各个实施例中的各功能模块可以集成在一起形成一个独立的部分，也可以是各个模块单独存在，也可以两个或两个以上模块集成形成一个独立的部分。

在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。

以上所述仅为本申请的实施例而已，并不用于限制本申请的保护范围，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。