一种非易失型存储器擦除方法、装置、存储介质和终端
技术领域
本发明涉及非易失型存储
技术领域
，尤其涉及的是一种非易失型存储器擦除方法、装置、存储介质和终端。背景技术
当今业界NOR FLASH进行擦除操作时都会碰到的棘手问题是：flash cell被过擦除导致字线漏电产生进而影响其他不在擦除区域的flash cell的正常功能，擦除flashcell的电压偏置如图1所示。
针对上述问题，现有的一般解决方法是:
在擦除过程中用很小的衬底正高压的爬升台阶和控制每个擦除操作的时间来避免过擦除产生，如图3所示，但是减小爬升台阶带来的弊端是擦除操作的时间会变得很长,特别flash cell经过反复擦写后擦除操作本来就会变慢。
其次，在每次擦除操作动作之后,会把所有公用衬底的flash cell位线全部偏置到一个接近0V的低电压上做字线电流检测（在这里我们将这个动作叫做过擦除检测）,一旦字线电流过大，证明有过擦出发生，那么后续会将全部位线偏置到一个较高电压上进行写操作，目的是将发生过擦除flash cell的阈值抬升，使其脱离过擦除状态（在这里我们将这个动作叫做过擦除纠正）。但是，这样做的弊端是: 过擦除纠正实际上是一个写操作，其要消耗字线上的电流，又因为flash cell一次性擦除可能是很大区域的cell(即包括很多位线个数),那么可能发生过擦除的flash cell的个数将大大增加(如图2中灰色区域中的虚线框所示)，也就意味着会消耗很大的字线电流；因为在过擦除纠正动作中字线上的电流由字线电荷泵提供，这样就需要非常大面积的电荷泵来提供这个非常大的字线电流，这样对芯片成本不利。
因此，现有的技术还有待于改进和发展。
发明内容
本发明的目的在于提供一种非易失型存储器擦除方法、装置、存储介质和终端，可以降低NOR FLASH过擦除的发生概率，保证擦除的速度性能。
本发明的技术方案如下：一种非易失型存储器擦除方法，其中，包括以下过程：在NOR FLASH进行擦除操作的初始阶段，对需要进行擦除操作的flash cell施加第一衬底正高压爬升值进行擦除操作，对与该flash cell对应的位线施加第一过擦除检测电压进行过擦除检测，所述flash cell的阈值电压不低于0V；在整个擦除操作过程中，所述第一衬底正高压爬升值为施加到需要进行擦除操作的flash cell上的最大衬底正高压爬升值。
所述的非易失型存储器擦除方法，其中，具体包括以下步骤：
s11：在NOR FLASH进行擦除操作的初始阶段，对需要进行擦除操作的flash cell施加第一衬底正高压爬升值进行擦除操作；
s12：对与所述flash cell对应的位线施加第一过擦除检测电压进行过擦除检测，若通过则跳转至s13，若失败则跳转至s21，其中所述flash cell的阈值电压不低于0V；
s13：对所述flash cell进行擦除操作检测，若通过则跳转至s3，若失败则跳转至s11；
s21：对与所述flash cell对应的位线施加第二过擦除检测电压进行过擦除检测，若通过则跳转至s23，若失败则跳转至s22；
s22：对所述flash cell进行过擦除纠正，并跳转至s21；
s23：对所述flash cell进行擦除操作检测，若通过则跳转至s3，若失败则跳转至s24；
s24：对所述flash cell施加第二衬底正高压爬升值进行擦除操作，其并跳转至s21，其中所述flash cell的阈值电压不低于0V；
s3：擦除操作结束。
所述的非易失型存储器擦除方法，其中，所述第一过擦除检测电压不小于第一衬底正高压爬升值。
所述的非易失型存储器擦除方法，其中，所述第一过擦除检测电压大于第一衬底正高压爬升值。
所述的非易失型存储器擦除方法，其中，所述第二过擦除检测电压不小于第二衬底正高压爬升值。
所述的非易失型存储器擦除方法，其中，所述第二过擦除检测电压大于第二衬底正高压爬升值。
一种非易失型存储器擦除装置，其中，包括：
衬底正高压爬升值施加模块，对需要进行擦除操作的flash cell施加衬底正高压爬升值以进行擦除操作；
过擦除检测电压施加模块，对与所述flash cell对应的位线施加过擦除检测电压以进行过擦除检测。
一种存储介质，其中，所述存储介质中存储有计算机程序，当所述计算机程序在计算机上运行时，使得所述计算机执行上述任一项所述的方法。
一种终端设备，其中，包括处理器和存储器，所述存储器中存储有计算机程序，所述处理器通过调用所述存储器中存储的所述计算机程序，用于执行上述任一项所述的方法。
本发明的有益效果：本发明通过提供一种非易失型存储器擦除方法、装置、存储介质和终端，在NOR FLASH进行擦除操作的初始阶段，对需要进行擦除操作的flash cell施加第一衬底正高压爬升值进行擦除操作，对与该flash cell对应的位线施加第一过擦除检测电压进行过擦除检测，第一过擦除检测电压不小于第一衬底正高压爬升值，第一过擦除检测电压采用粗衬底正高压台阶，这样就解决了传统NOR flash因为要避免过擦除而牺牲擦除操出速度性能的问题；当检测到出现过擦除的flash cell，将flash cell的衬底正高压爬升值变成细衬底正高压爬升值，对应的位线的过擦除检测电压也随之降低，在降低过擦除发生概率的同时保证字线电荷泵的面积能大幅度的减小。
附图说明
图1是现有技术中擦除flash cell的电压偏置示意图。
图2是现有技术中发生过擦除的flash cell的示意图。
图3是现有技术中擦除过程中施加的衬底正高压爬升值示意图。
图4是本发明中非易失型存储器擦除方法的步骤流程图。
图5是本发明中擦除过程中施加的衬底正高压爬升值示意图。
图6是本发明中非易失型存储器擦除装置的示意图。
图7是本发明中终端的示意图。
具体实施方式
下面将结合本申请实施例中附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本申请实施例的组件可以以各种不同的配置来布置和设计。因此，以下对在附图中提供的本申请的实施例的详细描述并非旨在限制要求保护的本申请的范围，而是仅仅表示本申请的选定实施例。基于本申请的实施例，本领域技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本申请保护的范围。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。同时，在本申请的描述中，术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
如图4所示，一种非易失型存储器擦除方法，具体包括以下步骤：
s11：在NOR FLASH进行擦除操作的初始阶段，对需要进行擦除操作的flash cell（快闪单元）施加第一衬底正高压爬升值（所述衬底正高压爬升值，即当前衬底正高压电压值相对于前一个衬底正高压电压值上升的电压差值）进行擦除操作；
s12：对与所述flash cell对应的位线施加第一过擦除检测电压进行过擦除检测，若通过则跳转至s13，若失败则跳转至s21，其中所述第一过擦除检测电压不小于第一衬底正高压爬升值；
s13：对所述flash cell进行擦除操作检测，若通过则跳转至s3，若失败则跳转至s11；
s21：对与所述flash cell对应的位线施加第二过擦除检测电压进行过擦除检测，若通过则跳转至s23，若失败则跳转至s22；
s22：对所述flash cell进行过擦除纠正，并跳转至s21；
s23：对所述flash cell进行擦除操作检测，若通过则跳转至s3，若失败则跳转至s24；
s24：对所述flash cell施加第二衬底正高压爬升值进行擦除操作，其并跳转至s21，其中，所述第二过擦除检测电压不小于第二衬底正高压爬升值；
s3：擦除操作结束。
如图5所示，本技术方案中的过程如下：
1.在擦除操作的起始阶段用粗衬底正高压台阶(即第一衬底正高压爬升值，其台阶比较大)进行擦除操作假设粗衬底正高压台阶采用1V，保证擦除操作的速度性能；与此同时,过擦除检测的位线电压也使用1V。
2.因为flash cell的阈值下降和衬底电压的上升基本成线性关系, 可以用粗略公式: 过擦除发生概率=衬底正高压爬升值-过擦除检测位线电压，所以通过第1点能保证flash cell的阈值不会低于0V，下面分两种情况:
（1）过擦除检测的位线电压使用1V时没有发现过擦除cell,擦除操作就完成,这样保证擦除操作结束后没有过擦除的cell。
（2）过擦除检测的位线电压使用1V时在擦除操作没有完成的情况下发现有过擦除的cell,那么做以下动作：将需要进行擦除操作的flash cell的衬底电压台阶由粗台阶变成细台阶(较小的台阶，即施加的衬底正高压爬升值变小)，假设采用0.5V，同时将过擦除检测的位线电压由较高电压变成较低电压，即0.5V。
通过（2），保证在flash cell的 VT（阈值电压）接近0V(过擦除)的时候衬底使用较小的台阶,避免过擦除发生或者避免发生过擦除的flash cell数量过多，flash cell过擦除的发生概率依旧由公式：过擦除发生概率=衬底正高压爬升值-过擦除检测位线电压决定。即使有过擦除发生,因为衬底电压台阶较小,过擦除的程度不大,所以在过擦除纠正动作时：与flash cell对应的位线电压减去flash cell阈值电压,也就是MOS器件的VGS（即栅极相对于源极的电压）减去flash cell阈值电压的差值不大,flash cell的字线电流由公式:i=k(VGS-VT)^2决定，所以在过擦除纠正动作时总公共的字线电流是受控制的，因此字线电荷泵的面积能大幅度的减小。
如图6所示，一种非易失型存储器擦除装置，包括：
衬底正高压爬升值施加模块101，对需要进行擦除操作的flash cell施加衬底正高压爬升值以进行擦除操作；
过擦除检测电压施加模块102，对与所述flash cell对应的位线施加过擦除检测电压以进行过擦除检测。
请参照图7，本发明实施例还提供一种终端。如示，终端B300包括处理器B301和存储器B302。其中，处理器B301与存储器B302电性连接。处理器B301是终端B300的控制中心，利用各种接口和线路连接整个终端的各个部分，通过运行或调用存储在存储器B302内的计算机程序，以及调用存储在存储器B302内的数据，执行终端的各种功能和处理数据，从而对终端B300进行整体监控。
在本实施例中，终端B300中的处理器B301会按照如下的步骤，将一个或一个以上的计算机程序的进程对应的指令加载到存储器B302中，并由处理器B301来运行存储在存储器B302中的计算机程序，从而实现各种功能：在NOR FLASH进行擦除操作的初始阶段，对需要进行擦除操作的flash cell施加第一衬底正高压爬升值进行擦除操作，对与该flashcell对应的位线施加第一过擦除检测电压进行过擦除检测，所述第一过擦除检测电压不小于第一衬底正高压爬升值。
存储器B302可用于存储计算机程序和数据。存储器B302存储的计算机程序中包含有可在处理器中执行的指令。计算机程序可以组成各种功能模块。处理器B301通过调用存储在存储器B302的计算机程序，从而执行各种功能应用以及数据处理。
本申请实施例提供一种存储介质，所述计算机程序被处理器执行时，执行上述实施例的任一可选的实现方式中的方法，以实现以下功能：在NOR FLASH进行擦除操作的初始阶段，对需要进行擦除操作的flash cell施加第一衬底正高压爬升值进行擦除操作，对与该flash cell对应的位线施加第一过擦除检测电压进行过擦除检测，所述第一过擦除检测电压不小于第一衬底正高压爬升值。其中，存储介质可以由任何类型的易失性或非易失性存储设备或者它们的组合实现，如静态随机存取存储器（Static Random Access Memory,简称SRAM），电可擦除可编程只读存储器（Electrically Erasable Programmable Read-Only Memory, 简称EEPROM），可擦除可编程只读存储器（Erasable Programmable ReadOnly Memory, 简称EPROM），可编程只读存储器（Programmable Red-Only Memory, 简称PROM），只读存储器（Read-Only Memory, 简称ROM），磁存储器，快闪存储器，磁盘或光盘。
在本申请所提供的实施例中，应该理解到，所揭露装置和方法，可以通过其它的方式实现。以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，又例如，多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些通信接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。
另外，作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
再者，在本申请各个实施例中的各功能模块可以集成在一起形成一个独立的部分，也可以是各个模块单独存在，也可以两个或两个以上模块集成形成一个独立的部分。
在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。
以上所述仅为本申请的实施例而已，并不用于限制本申请的保护范围，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。
