具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。另外，在本申请实施例中，“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。

为了便于理解本申请提供的时钟管理方法，下面对其应用的互连系统进行介绍，该互连系统包括通过线缆（Cable）连接的主机端（机头或Host）和目标组件（机尾）。以CPU（central processing unit，中央处理器）服务器搭配GPU（graphics processing unit，图形处理器）服务器为例，参见图1，其示出了本申请实施例提供的一种互连系统的架构图，如图1所示，CPU服务器与GPU服务器在外部使用MiniSAS HD（迷你SAS高密度）线缆互连，系统总线是PCIe，管理总线是I2C（Inter－Integrated Circuit）。CPU服务器中的主机端BMC（Baseboard Management Controller，基板管理控制器）与PCH（Platform ControllerHub，集成南桥）相连。CPU服务器和GPU服务器有各自的100M系统时钟拓扑，机尾（GPU服务器）的时钟源既可以是从机头（CPU服务器）来的100M，也可以是独立时钟发生器（CLKGenerater）产生的100M，时钟源的选择通过机尾端BMC控制时钟缓冲器（CLK buffer）时钟源选择引脚（CLK_SELECT）实现。

如图2所示，图2为本申请实施例提供的一种互连系统间走线框图，可以理解的是，机头的多种机型间板卡内部走线或时钟Buffer器件存在差异，导致互连端口A点的输出时钟参数存在差异，A点的配置参数保存在机头BMC中。同样的，机尾的多种机型间，板卡内部走线或时钟Buffer器件存在差异，导致输出到互连端口B点的需求时钟参数存在差异，B点的配置参数保存在机尾 BMC中。根据现场机器的空间布置、出线的方便程度搭配不同长度线缆时，由线缆导致的时钟参数变化与线缆长度相关。

图3为本申请实施例提供的一种互连线缆构造图，如图3所示，互连线缆包括两端金手指（1）、金手指载体（2）即印制电路板（PCB）和线缆（4），在一端金手指PCB焊接一个小封装EEPROM（3），该EEPROM（Electrically Erasable Programmable read only memory，带电可擦可编程只读存储器）中存储有该Cable的长度和损耗等线缆参数，EEPROM的I2C（5）跟Cable金手指I2C总线连接，该EEPROM可以被两端BMC通过I2C总线读取。

图4为本申请实施例提供的一种Retimer FW更新与加载电路图，其中的SDA为数据线，SCL为控制线。如图4所示，Retimer使用EEPROM存储FW，在Retimer和EEPROM之间的I2C线路中使用双路2选一电子开关，开关的公共端接EEPROM，当电子开关切换选择引脚（SW）为低电平时，EEPROM的I2C默认跟机头端BMC导通，此时可以通过BMC对EEPROM中的FW进行更新。当系统开机后（此时P3V3上电），EEPROM的I2C跟Retimer导通，Retimer正常加载FW。

图5为本申请实施例提供的一种PCIe Switch FW更新与加载电路，其中，的TXD为发送数据端口，RXD为接收数据端口。如图5所示，PCIe switch使用SPI Flash（SerialPeripheral Interface Flash，串行外设接口闪存）作为FW存储器，该Flash通过SPI总线直连Switch，机尾端BMC跟PCIe Switch之间通过串口（UART）连接，中间经过电平转换电路（Level shift）。

需要说明的是，对单个机尾接多个机头的应用，可以为每个PCIe Switch设计独立的同源时钟和非同源时钟选择电路，Switch与各自下行设备间共用时钟方案。

本申请实施例公开了一种时钟管理方法，提高了互连系统选择时钟模式的灵活性。

参见图6，根据一示例性实施例示出的一种时钟管理方法的流程图，如图6所示，包括：

S101：获取所述主机端预存的输出时钟参数、所述线缆预存的线缆参数和所述目标组件预存的需求时钟参数；

本实施例的执行主体为互连系统中的目标组件（机尾）。待机电源上电，主机端（机头）BMC和机尾端BMC正常工作，机尾端先进行最优时钟方案评估和PCIe器件的FW配置，机头端等待机尾端配置完成。在具体实施中，机尾端BMC首先读取主机端A点的输出时钟参数，再从线缆EEPROM中读取线缆参数，然后读取自身预存的B点需求时钟参数。

作为一种优选实施方式，本实施例还包括：基于所述目标组件的固有属性测试得到所述目标组件的需求时钟参数；相应的，所述主机端基于自身的固有属性测试得到所述主机端的输出时钟参数；其中，所述固有属性包括时钟走线、连接器级联、时钟缓冲器级联数量、器件抖动、最远端器件时钟规范中任一项或任几项的组合。可以理解的是，主机端输出时钟参数与主机端的时钟走线、连接器级联、时钟buffer（缓冲区）级联数量和器件抖动等有关，是机头的固有属性，由出厂前实际测试得到，存储在Host BMC中。机尾端需求时钟参数与机尾的时钟走线、连接器级联、时钟buffer级联数量和器件抖动、最远端器件时钟规范等有关，是机尾的固有属性，由出厂前实际测试得到，存储在机尾 BMC中。

S102：根据所述输出时钟参数、所述线缆参数和所述需求时钟参数确定时钟模式，并基于所述时钟模式更新所述目标组件的PCIe切换器的固件；其中，所述时钟模式包括同源模式和非同源模式；

在本步骤中，机尾端根据输出时钟参数、线缆参数和需求时钟参数综合评估得到最佳的时钟模式，即确定使用同源时钟模式还是非同源时钟模式。作为一种可行的实施方式，所述根据所述输出时钟参数、所述线缆参数和所述需求时钟参数确定时钟模式，包括：根据所述输出时钟参数、所述线缆参数和所述需求时钟参数判断同源模式是否可行；若是，则确定时钟模式为同源模式；若否，则确定时钟模式为非同源模式。当默认配置与评估后的最优配置不相同时，更新PCIe Switch FW为确定的时钟模式对应的FW，PCIe Switch FW更新需要系统上电，此时为非开机上电。即所述基于所述时钟模式更新所述目标组件的PCIe切换器的固件之前，还包括：判断当前时钟模式与所述时钟模式是否一致；若否，则执行所述基于所述时钟模式更新所述目标组件的PCIe切换器的固件的步骤。

S103：将所述时钟模式发送至所述主机端，以便所述主机端基于所述时钟模式更新重定时器的固件和基本输入输出系统的默认时钟配置。

在本步骤中，机尾端通知主机端时钟模式配置完成，主机端BMC同样对时钟配置与默认时钟配置进行判断，即所述主机端基于所述时钟模式更新重定时器的固件之前，还包括：所述主机端判断自身配置的当前时钟模式与所述时钟模式是否一致；若否，则执行基于所述时钟模式更新重定时器的固件的步骤。当两者不匹配时，更新Retimer EEPROM为确定的时钟模式对应的FW，然后更新BIOS中对应port的时钟配置，系统时钟配置完成后，允许系统正常开机。

本申请实施例提供的时钟管理方法，对互连线缆参数做可读性设计，互连系统两端分别预存输出时钟参数和需求时钟参数，上电时目标组件可以根据线缆参数、输出时钟参数和需求时钟参数评估最优时钟模式，并更新对应的固件，避免人工更新固件效率低、维护困难或有遗漏风险。由此可见，本申请实施例提供的时钟管理方法，实现了互连系统间最优时钟模式的自动匹配，最大限度保证系统可靠性，解决了系统互连场景时钟模式选择灵活性不高的问题。

在上述实施例的基础上，作为一种优选实施方式，所述主机端对应的第一存储器包括第一存储空间和第二存储空间，所述第一存储空间用于存储所述主机端的基板管理控制器的固件，所述第二存储空间用于存储所述重定时器的同源模式固件和非同源模式固件；所述目标组件对应的第二存储器包括第三存储空间和第四存储空间，所述第三存储空间用于存储所述目标组件的基板管理控制器的固件，所述第四存储空间用于存储所述目标组件的PCIe切换器的同源模式固件和非同源模式固件。

在具体实施中，对主机端和目标组件的BMC Flash（即第一存储器和第二存储器的存储空间）分区管理，预留PCIe器件两种时钟模式对应FW的存储空间，系统根据当前实际时钟方案自动完成PCIe器件的FW更新。BMC Flash根据需要备份的PCIe器件FW的数量和大小进行按块分区，Flash容量大小根据BMC FW大小和备份FW大小共同决定。

在具体实施中，BMC Flash的最小擦除单位是扇区，可选擦除单位是扇区、块、全片，最大编程（写入）单位是页（256 Byte），大于256 Byte则需要循环写入。每块包括16个扇区（64KB），每个扇区包括16页（4KB），每页为256 Byte。根据Flash的上述特点，对BMC Flash进行分区管理，以64MB Flash为例，开始的60MB空间（0x000 0000~0x3BF FFFF）用于存储BMC FW，BMC FW升级采用块擦除方式，且仅对该60M空间操作，其余空间维持不变。Flash剩余4MB空间从底部往上每16个块（256KB）作为Retimer FW或Switch FW的备份空间，每个Retimer或Switch备份两种FW，分别时同源时钟FW和非同源时钟FW，这样4个Retimer或Switch共占用8×256K=2M Flash空间。

在此基础上，系统时钟自动匹配流程如图7所示，所述基于所述时钟模式更新所述目标组件的PCIe切换器的固件，包括：从所述第四存储空间中获取所述目标组件的PCIe切换器的所述时钟模式对应的第一固件，并将所述第一固件更新至所述目标组件的PCIe切换器对应的第三存储器中；相应的，所述主机端基于所述时钟模式更新重定时器的固件，包括：所述主机端从所述第二存储空间中获取所述重定时器的所述时钟模式对应的第二固件，并将所述第二固件更新至所述重定时器对应的第四存储器中。在具体实施中，Retimer可以使用EEPROM存储FW，PCIe Switch可以通过SPI Flash存储FW，并且同源时钟和非同源时钟模式需要的FW不同，CPU的各个PCIe port的时钟模式通过BIOS配置。系统上电时，Retimer和PCIe Switch在解复位（PERST由低电平变为高电平）时从各自存储空间加载FW，PCIe设备按照配置信息的设置进行链路训练（Link training）。

下面对本申请实施例提供的一种时钟管理装置进行介绍，下文描述的一种时钟管理装置与上文描述的一种时钟管理方法可以相互参照。

参见图8，根据一示例性实施例示出的一种时钟管理装置的结构图，如图8所示，包括：

获取模块801，用于获取所述主机端预存的输出时钟参数、所述线缆预存的线缆参数和所述目标组件预存的需求时钟参数；

确定模块802，用于根据所述输出时钟参数、所述线缆参数和所述需求时钟参数确定时钟模式，并基于所述时钟模式更新所述目标组件的PCIe切换器的固件；其中，所述时钟模式包括同源模式和非同源模式；

发送模块803，用于将所述时钟模式发送至所述主机端，以便所述主机端基于所述时钟模式更新重定时器的固件和基本输入输出系统的默认时钟配置。

本申请实施例提供的时钟管理装置，对互连线缆参数做可读性设计，互连系统两端分别预存输出时钟参数和需求时钟参数，上电时目标组件可以根据线缆参数、输出时钟参数和需求时钟参数评估最优时钟模式，并更新对应的固件，避免人工更新固件效率低、维护困难或有遗漏风险。由此可见，本申请实施例提供的时钟管理装置，实现了互连系统间最优时钟模式的自动匹配，最大限度保证系统可靠性，解决了系统互连场景时钟模式选择灵活性不高的问题。

在上述实施例的基础上，作为一种优选实施方式，所述主机端对应的第一存储器包括第一存储空间和第二存储空间，所述第一存储空间用于存储所述主机端的基板管理控制器的固件，所述第二存储空间用于存储所述重定时器的同源模式固件和非同源模式固件；

所述目标组件对应的第二存储器包括第三存储空间和第四存储空间，所述第三存储空间用于存储所述目标组件的基板管理控制器的固件，所述第四存储空间用于存储所述目标组件的PCIe切换器的同源模式固件和非同源模式固件。

在上述实施例的基础上，作为一种优选实施方式，所述确定模块802包括：

确定单元，用于根据所述输出时钟参数、所述线缆参数和所述需求时钟参数确定时钟模式；

更新单元，用于从所述第四存储空间中获取所述目标组件的PCIe切换器的所述时钟模式对应的第一固件，并将所述第一固件更新至所述目标组件的PCIe切换器对应的第三存储器中；

相应的，所述主机端包括：

更新模块，用于从所述第二存储空间中获取所述重定时器的所述时钟模式对应的第二固件，并将所述第二固件更新至所述重定时器对应的第四存储器中。

在上述实施例的基础上，作为一种优选实施方式，所述主机端还包括：用于基于所述时钟模式更新基本输入输出系统默认时钟配置的模块。

在上述实施例的基础上，作为一种优选实施方式，所述确定单元具体为根据所述输出时钟参数、所述线缆参数和所述需求时钟参数判断同源模式是否可行；若是，则确定时钟模式为同源模式；若否，则确定时钟模式为非同源模式的单元。

在上述实施例的基础上，作为一种优选实施方式，所述确定模块802还包括：

判断单元，用于判断当前时钟模式与所述时钟模式是否一致；若否，则启动所述更新单元的工作流程；

相应的，所述主机端还包括：

判断模块，用于判断自身配置的当前时钟模式与所述时钟模式是否一致；若否，则启动所述更新模块的工作流程。

在上述实施例的基础上，作为一种优选实施方式，还包括：

测试模块，用于基于所述目标组件的固有属性测试得到所述目标组件的需求时钟参数；

相应的，所述主机端还包括：用于基于自身的固有属性测试得到所述主机端的输出时钟参数的模块；

其中，所述固有属性包括时钟走线、所述目标组件的PCIe切换器级联、时钟缓冲器级联数量、器件抖动、最远端器件时钟规范中任一项或任几项的组合。

关于上述实施例中的装置，其中各个模块执行操作的具体方式已经在有关该方法的实施例中进行了详细描述，此处将不做详细阐述说明。

基于上述程序模块的硬件实现，且为了实现本申请实施例的方法，本申请实施例还提供了一种电子设备，图9为根据一示例性实施例示出的一种电子设备的结构图，如图9所示，电子设备包括：

通信接口1，能够与其它设备比如网络设备等进行信息交互；

处理器2，与通信接口1连接，以实现与其它设备进行信息交互，用于运行计算机程序时，执行上述一个或多个技术方案提供的时钟管理方法。而所述计算机程序存储在存储器3上。

当然，实际应用时，电子设备中的各个组件通过总线系统4耦合在一起。可理解，总线系统4用于实现这些组件之间的连接通信。总线系统4除包括数据总线之外，还包括电源总线、控制总线和状态信号总线。但是为了清楚说明起见，在图9中将各种总线都标为总线系统4。

本申请实施例中的存储器3用于存储各种类型的数据以支持电子设备的操作。这些数据的示例包括：用于在电子设备上操作的任何计算机程序。

可以理解，存储器3可以是易失性存储器或非易失性存储器，也可包括易失性和非易失性存储器两者。其中，非易失性存储器可以是只读存储器（ROM，Read Only Memory）、可编程只读存储器（PROM，Programmable Read-Only Memory）、可擦除可编程只读存储器（EPROM，Erasable Programmable Read-Only Memory）、电可擦除可编程只读存储器（EEPROM，Electrically Erasable Programmable Read-Only Memory）、磁性随机存取存储器（FRAM，ferromagnetic random access memory）、快闪存储器（Flash Memory）、磁表面存储器、光盘、或只读光盘（CD-ROM，Compact Disc Read-Only Memory）；磁表面存储器可以是磁盘存储器或磁带存储器。易失性存储器可以是随机存取存储器（RAM，Random AccessMemory），其用作外部高速缓存。通过示例性但不是限制性说明，许多形式的RAM可用，例如静态随机存取存储器（SRAM，Static Random Access Memory）、同步静态随机存取存储器（SSRAM，Synchronous Static Random Access Memory）、动态随机存取存储器（DRAM，Dynamic Random Access Memory）、同步动态随机存取存储器（SDRAM，SynchronousDynamic Random Access Memory）、双倍数据速率同步动态随机存取存储器（DDRSDRAM，Double Data Rate Synchronous Dynamic Random Access Memory）、增强型同步动态随机存取存储器（ESDRAM，Enhanced Synchronous Dynamic Random Access Memory）、同步连接动态随机存取存储器（SLDRAM，SyncLink Dynamic Random Access Memory）、直接内存总线随机存取存储器（DRRAM，Direct Rambus Random Access Memory）。本申请实施例描述的存储器2旨在包括但不限于这些和任意其它适合类型的存储器。

上述本申请实施例揭示的方法可以应用于处理器2中，或者由处理器2实现。处理器2可能是一种集成电路芯片，具有信号的处理能力。在实现过程中，上述方法的各步骤可以通过处理器2中的硬件的集成逻辑电路或者软件形式的指令完成。上述的处理器2可以是通用处理器、DSP，或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件等。处理器2可以实现或者执行本申请实施例中的公开的各方法、步骤及逻辑框图。通用处理器可以是微处理器或者任何常规的处理器等。结合本申请实施例所公开的方法的步骤，可以直接体现为硬件译码处理器执行完成，或者用译码处理器中的硬件及软件模块组合执行完成。软件模块可以位于存储介质中，该存储介质位于存储器3，处理器2读取存储器3中的程序，结合其硬件完成前述方法的步骤。

处理器2执行所述程序时实现本申请实施例的各个方法中的相应流程，为了简洁，在此不再赘述。

在示例性实施例中，本申请实施例还提供了一种存储介质，即计算机存储介质，具体为计算机可读存储介质，例如包括存储计算机程序的存储器3，上述计算机程序可由处理器2执行，以完成前述方法所述步骤。计算机可读存储介质可以是FRAM、ROM、PROM、EPROM、EEPROM、Flash Memory、磁表面存储器、光盘、或CD-ROM等存储器。

本领域普通技术人员可以理解：实现上述方法实施例的全部或部分步骤可以通过程序指令相关的硬件来完成，前述的程序可以存储于一计算机可读取存储介质中，该程序在执行时，执行包括上述方法实施例的步骤；而前述的存储介质包括：移动存储设备、ROM、RAM、磁碟或者光盘等各种可以存储程序代码的介质。

或者，本申请上述集成的单元如果以软件功能模块的形式实现并作为独立的产品销售或使用时，也可以存储在一个计算机可读取存储介质中。基于这样的理解，本申请实施例的技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台电子设备（可以是个人计算机、服务器、或者网络设备等）执行本申请各个实施例所述方法的全部或部分。而前述的存储介质包括：移动存储设备、ROM、RAM、磁碟或者光盘等各种可以存储程序代码的介质。

以上所述，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以所述权利要求的保护范围为准。