具体实施方式

为了使本领域普通人员更好地理解本申请的技术方案，下面将结合附图，对本申请实施例中的技术方案进行清楚、完整地描述。

需要说明的是，本申请的说明书和权利要求书的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本申请的实施例能够以除了在这里图示或描述的那些以外的顺序实施。以下示例性实施例中所描述的实施方式并不代表与本申请相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本申请的一些方面相一致的装置和装置的例子。

发明人研究发现，随着4K电视的普及，8K显示逐渐成为产业热点，越来越多的厂商加入到8K供应链，2020年会开启8K电视的元年，随着8K生态的不断完善，各屏厂，电视厂都把8K作为未来的重点方向。根据IHS预测，2024年，8K电视占比上升至1％,达到223万台。而叠屏技术使液晶显示器LCD具有媲美有机电激光显示OLED超高对比度的显示能力，且具有明显的成本优势，不会存在屏幕灼伤的风险。8K120Hz叠屏作为8K显示的高端旗舰产品，更能体现出相关厂家的核心竞争力。目前的8K叠屏显示处理尚未有成熟的解决方案，样品最多通过屏厂提供的现场可编程门阵列FPGA方案实现，成本极高，不利于产品的产业化实现。

有鉴于此，本申请提出了一种叠屏显示装置，用于解决上述问题。本申请的发明构思可概括为：本申请中基于叠屏芯片，采用两个叠屏芯片实现图像的分区处理，且两个叠屏芯片存在芯片交互的同步机制，从而实现上屏显示芯片的针对图像内容的显示功能和下屏显示芯片的背光亮度控制功能。

如图1所示，为本申请实施例中的叠屏显示装置的装置示意图。图中包括：系统级芯片SOC、第一叠屏显示芯片、第二叠屏显示芯片、上层显示芯片、下层显示芯片，其中：

SOC芯片，用于将每帧图像信号拆分成第一图像区域信号和第二图像区域信号，并将第一图像区域信号发送给第一叠屏芯片进行叠屏显示处理，将第二图像区域信号发送给第二叠屏芯片进行叠屏显示处理；

在一个实施例中，为了保证SOC拆分的图像信号在后续芯片中传输的准确性和传输效率，所以SOC芯片基于VBO协议将所述每帧图像信号拆分成所述第一图像区域信号和所述第二图像区域信号。

在一个实施例中，如图2所示，SOC芯片可以为4K*8K的SOC芯片，将每帧图像信号拆分为L信号和R信号并通过16lane的接口将L信号发送至第一叠屏芯片，将R信号发送至第二叠屏芯片。

在一个实施例中，为了保证画面的连续会对输入的图像信号进行倍频处理，若SOC芯片具有倍频功能，则SOC芯片还用于对每帧图像信号进行倍频处理，然后将倍频处理后的图像信号发送至第一叠屏芯片和第二叠屏芯片。需要知道的是，SOC芯片的倍频功能是对每帧图像信号进行复制操作以增加单位时间段内的帧数。

第一叠屏芯片和第二叠屏芯片，用于将各自叠屏显示处理后的信号同步输出给上层显示芯片和下层显示芯片；

继续如图2所示，为了保证芯片之间传输的准确性，所以本申请实施例中规定了SOC芯片、第一叠屏芯片和第二叠屏芯片所采用的传输协议假设SOC芯片具有倍频功能，则第一叠屏芯片和第二叠屏芯片基于VBO协议，将进行叠屏处理后的L信号和R信号通过16laneVBO接口输出给上层显示芯片；第一叠屏芯片和第二叠屏芯片基于VBO协议，将进行叠屏处理后的L信号和R信号通过4laneVBO接口输出给下层显示芯片。

在一个实施例中，第一叠屏芯片和第二叠屏芯片的支持的信号分辨率与SOC芯片的支持的图像的短边的分辨率相同。例如：SOC芯片为4K*8K的SOC芯片，则第一叠屏芯片和第二叠屏芯片为4K叠屏芯片。

上层显示芯片，用于接收第一图像区域信号和第二图像区域信号并进行针对图像内容的显示处理；

下层显示芯片，用于接收第一图像区域信号和第二图像区域信号并进行针对背光亮度控制的显示处理。

在一个实施例中，如图2所示，上层显示芯片对接收到的L信号和R信号进行针对图像内容的显示处理，下层显示芯片对接收到的L信号和R信号进行针对背光亮度控制的显示处理。

在本申请实施例中，如图2所示，为了保证第一叠屏芯片和第二叠屏芯片的输出的同步，所以第一叠屏芯片对第一图像区域信号进行叠屏显示处理后，发送同步信号给第二叠屏芯片；使第二叠屏芯片在接收到同步信号之后，将叠屏显示处理后的第二图像区域信号分别输出给上层显示芯片和下层显示芯片。

在本申请实施中，如图3所示，为了保证本申请提供的叠屏显示装置的普适性，所以在SOC芯片不具有叠屏功能的时候，在叠屏显示装置中还设定了FRC芯片，该FRC芯片用于，对第一叠屏芯片输出的第一图像区域信号和第二叠屏芯片输出的第二图像区域信号进行倍频处理，并将倍频处理后的第一图像区域信号和倍频后的第二图像区域信号发送至上层显示芯片和下层显示芯片。需要知道的是，FRC芯片的倍频功能是将第一叠屏芯片输出的第一图像区域信号和第二叠屏芯片输出的第二图像区域信号作为一帧图像信号，由FRC根据输出的图像信号进行插帧操作，从而达到倍频的效果。

在一个实施例中，为了保证芯片之间传输的准确性同时为了提高芯片之间信号传输的效率，所以规定了FRC芯片的传输协议，在本申请实施例中，FRC芯片的输入端是基于VBO协议进行信号传输的，输出端是基于P2P协议进行信号传输的。

本领域的技术人员需要知道的是，本申请中对各个芯片的处理能力不作限定，即在SOC处理能力无限大的时候，本申请对第一叠屏芯片和第二叠芯片的处理能力不作限定。

综上，本申请实施例提供的叠屏显示装置具有开发周期短，系统成本低简单易实现的效果。

应当注意，尽管在上文详细描述中提及了装置的若干单元或子单元，但是这种划分仅仅是示例性的并非强制性的。实际上，根据本申请的实施方式，上文描述的两个或更多单元的特征和功能可以在一个单元中具体化。反之，上文描述的一个单元的特征和功能可以进一步划分为由多个单元来具体化。

此外，尽管在附图中以特定顺序描述了本申请装置的操作，但是，这并非要求或者暗示必须按照该特定顺序来执行这些操作，或是必须执行全部所示的操作才能实现期望的结果。附加地或备选地，可以省略某些步骤，将多个步骤合并为一个步骤执行，和/或将一个步骤分解为多个步骤执行。

本领域内的技术人员应明白，本申请的实施例可提供为装置、系统、或计算机程序产品。因此，本申请可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本申请可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。

本申请是参照根据本申请的装置、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。

这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。

这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。

显然，本领域的技术人员可以对本申请进行各种改动和变型而不脱离本申请的精神和范围。这样，倘若本申请的这些修改和变型属于本申请权利要求及其等同技术的范围之内，则本申请也意图包含这些改动和变型在内。