具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下，所获得的所有其他实施例，都属于本申请保护范围。

为了使本技术领域的人员更好地理解本申请方案，下面结合附图和具体实施方式对本申请作进一步的详细说明。

接下来，详细介绍本申请实施例所提供的一种服务器RAS功能测试的方法。图1为本申请实施例提供的一种服务器RAS功能测试的方法的流程图，该方法包括：

S101：预先将各设备的错误类型对应的注错程序集成于基板管理控制器的管理页面。

设备可以为影响服务器性能的设备，如CPU、内存、PCIE(Peripheral ComponentInterconnect Express，高速串行计算机扩展总线标准)设备等。

每种设备对应的错误类型有所差异，例如，CPU对应的错误类型可以包括处理器可修复(Processor Corretable)、处理器不能修复的非致命(Processor Uncorrectablenon-fatal)、处理器不能修复的致命(Processor Uncorrectable fat)等。内存对应的错误类型可以包括单比特位可修复(Single-bit correctable)、多比特位可修复(Multi-bitcorrectable error)和多比特位不可修复(Multi-bit uncorrectable error)等。PCIE对应的错误类型可以包括lcrc_tx、lcrc_rx、ecrc_tx、ecrc_rx、acs_fatal、acs_nonfatal等。

注错程序可以用于实现对设备执行某个错误类型的错误注入操作。

在本申请实施例中，可以将注错程序集成于基板管理控制器(BaseboardManagement Controller，BMC)的管理页面即web页面，方便测试人员调用注错程序，以执行注错测验工作。

S102：接收注错指令。

在实际应用中，测试人员可以在BMC web页面直接选择需要注入的故障，相当于输入注错指令。系统通过执行相应的注错程序可以实现故障注入操作。

S103：根据注错指令指示的注错设备和测试方式，从管理页面中调用相应的目标注错程序，以执行错误注入操作。

注错设备可以为CPU、内存或PCIE等。测试方式可以包括错误类型，以及执行错误注入的方式等。

下面将以设备的几种常见注错方式为例展开介绍。以注错指令指示的注错设备为CPU，测试方式包括多种错误类型顺序测试为例，在具体实现中，可以按照多种错误类型顺序依次从管理页面中调用CPU的多种错误类型各自相应的目标注错程序，以执行错误注入操作。

举例说明，假设需要对CPU依次执行Processor Corretable、ProcessorUncorrectable non-fatal和Processor Uncorrectable fat这三种错误类型的错误注入操作，系统可以首先调用Processor Corretable对应的注错程序；在完成ProcessorCorretable注错之后，再调用Processor Uncorrectable non-fatal对应的注错程序；在完成Processor Uncorrectable non-fatal注错之后，最后调用Processor Uncorrectablefat对应的注错程序。

以注错指令指示的注错设备为CPU，测试方式包括目标错误类型N次测试为例，在具体实现中，可以从管理页面中调用CPU的目标错误类型相应的目标注错程序，以循环执行N次错误注入操作。

其中，N为正整数，其具体取值可以依据实际需求设置，在此不做限定。

目标注错程序指的是当前所需执行错误注入操作的错误类型。目标注错程序可以为一种错误类型对应的注错程序，也可以为多种错误类型对应的所有注错程序。当目标注错程序为多种错误类型对应的所有注错程序时，可以依次执行各错误类型对应的注错程序。

通过设置测试次数，从管理页面中调用一次目标注错程序，便可以实现对同一设备在目标错误类型下的多次测试，无需测试人员多次输入注错指令，简化了测试人员的工作。

以注错指令指示的注错设备为内存，测试方式包括错误注入模式和目标错误类型为例，在具体实现中，可以从管理页面中调用内存的目标错误类型相应的目标注错程序；清除内存对应的寄存器中的信息；按照错误注入模式执行目标注错程序，并将生成的错误信息存储至寄存器。

内存对应的错误注入模式可以包括持续注入模式(Persisttent)、单次注入模式(one-shot)、基于地址注入模式(address-base)等。

内存对应的寄存器一般为UMC(Unify Memory Controller，统一内存控制器，)或MCA(Machine Check Archetecture，硬件错误检查系统)状态(status)寄存器。

在本申请实施例中，为了有效的记录执行目标注错程序后生成的错误信息，需要先将内存对应的寄存器中的信息清除，然后再按照错误注入模式执行目标注错程序，从而可以将生成的错误信息存储至寄存器。

以注错指令指示的注错设备为PCIE的目标端口，测试方式包括目标错误类型、重试次数和重试时间间隔为例，在具体实现中，可以从管理页面中调用PCIE的目标错误类型相应的目标注错程序；按照重试时间间隔，启动目标注错程序对PCIE的目标端口执行错误注入操作；直至对PCIE的目标端口执行错误注入操作的次数达到重试次数，则结束错误注入操作。

PCIE有多个端口，目标端口指的是当前需要执行错误注入操作的端口。

重试时间间隔可以是对PCIE的目标端口每执行完一次错误注入操作与下一次执行错误注入操作的时间间隔。重试次数可以是执行错误注入操作的次数。

重试时间间隔和重试次数可以根据实际需求设置，在此不做限定。

在本申请实施例中，为了便于测试人员了解当前的测试情况，可以在根据注错指令指示的注错设备和测试方式，从管理页面中调用相应的目标注错程序，以执行错误注入操作之后，在基板管理控制器的管理页面上显示执行错误注入操作生成的错误信息；其中，错误信息可以包括错误注入是否成功、错误类型和错误地址。

错误类型指的是对注错设备执行错误注入操作的错误类型。错误地址指的是出现故障的设备。

由上述技术方案可以看出，预先将各设备的错误类型对应的注错程序集成于基板管理控制器的管理页面；接收注错指令；根据注错指令指示的注错设备和测试方式，从管理页面中调用相应的目标注错程序，以执行错误注入操作。在该技术方案中，通过将注错程序集成在基板管理控制器的管理页面，在需要对设备进行注错测验时，直接调用对应的目标注错程序按照测试方式对设备进行注错测验即可，无需人工手动反复操作执行各种注错命令，提升了注错测验工作的测试效率。并且调用目标注错程序的方式，只需测试人员输入注错指令即可，不需要测试人员非常熟悉注错操作、注错类型，降低了对人员的专业性要求，进一步降低了测试的执行难度。

图2为本申请实施例提供的一种服务器RAS功能测试的装置的结构示意图，包括集成单元21、接收单元22和注错单元23；

集成单元21，用于预先将各设备的错误类型对应的注错程序集成于基板管理控制器的管理页面；

接收单元22，用于接收注错指令；

注错单元23，用于根据注错指令指示的注错设备和测试方式，从管理页面中调用相应的目标注错程序，以执行错误注入操作。

可选地，注错单元用于在注错指令指示的注错设备为CPU，测试方式包括多种错误类型顺序测试的情况下，按照多种错误类型顺序依次从管理页面中调用CPU的多种错误类型各自相应的目标注错程序，以执行错误注入操作。

可选地，注错单元用于在注错指令指示的注错设备为CPU，测试方式包括目标错误类型N次测试的情况下，从管理页面中调用CPU的目标错误类型相应的目标注错程序，以循环执行N次错误注入操作。

可选地，注错单元包括调用子单元、清除子单元、执行子单元和存储子单元；

调用子单元，用于在注错指令指示的注错设备为内存，测试方式包括错误注入模式和目标错误类型的情况下，从管理页面中调用内存的目标错误类型相应的目标注错程序；

清除子单元，用于清除内存对应的寄存器中的信息；

执行子单元，用于按照错误注入模式执行目标注错程序；

存储子单元，用于将生成的错误信息存储至寄存器。

可选地，注错单元用于在注错指令指示的注错设备为PCIE的目标端口，测试方式包括目标错误类型、重试次数和重试时间间隔的情况下，从管理页面中调用PCIE的目标错误类型相应的目标注错程序；按照重试时间间隔，启动目标注错程序对PCIE的目标端口执行错误注入操作；直至对PCIE的目标端口执行错误注入操作的次数达到重试次数，则结束错误注入操作。

可选地，还包括展示单元；

展示单元，用于在基板管理控制器的管理页面上显示执行错误注入操作生成的错误信息；其中，错误信息包括错误注入是否成功、错误类型和错误地址。

图2所对应实施例中特征的说明可以参见图1所对应实施例的相关说明，这里不再一一赘述。

由上述技术方案可以看出，预先将各设备的错误类型对应的注错程序集成于基板管理控制器的管理页面；接收注错指令；根据注错指令指示的注错设备和测试方式，从管理页面中调用相应的目标注错程序，以执行错误注入操作。在该技术方案中，通过将注错程序集成在基板管理控制器的管理页面，在需要对设备进行注错测验时，直接调用对应的目标注错程序按照测试方式对设备进行注错测验即可，无需人工手动反复操作执行各种注错命令，提升了注错测验工作的测试效率。并且调用目标注错程序的方式，只需测试人员输入注错指令即可，不需要测试人员非常熟悉注错操作、注错类型，降低了对人员的专业性要求，进一步降低了测试的执行难度。

图3为本申请实施例提供的一种服务器RAS功能测试的设备30的结构示意图，包括：

存储器31，用于存储计算机程序；

处理器32，用于执行计算机程序以实现如上述任意一项服务器RAS功能测试的方法的步骤。

本申请实施例还提供了一种计算机可读存储介质，计算机可读存储介质上存储有计算机程序，计算机程序被处理器执行时实现如上述任意一项服务器RAS功能测试的方法的步骤。

以上对本申请实施例所提供的一种服务器RAS功能测试的方法、装置、设备和计算机可读存储介质进行了详细介绍。说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的装置而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。应当指出，对于本技术领域的普通技术人员来说，在不脱离本申请原理的前提下，还可以对本申请进行若干改进和修饰，这些改进和修饰也落入本申请权利要求的保护范围内。

专业人员还可以进一步意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、计算机软件或者二者的结合来实现，为了清楚地说明硬件和软件的可互换性，在上述说明中已经按照功能一般性地描述了各示例的组成及步骤。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本申请的范围。

结合本文中所公开的实施例描述的方法或算法的步骤可以直接用硬件、处理器执行的软件模块，或者二者的结合来实施。软件模块可以置于随机存储器(RAM)、内存、只读存储器(ROM)、电可编程ROM、电可擦除可编程ROM、寄存器、硬盘、可移动磁盘、CD-ROM、或技术领域内所公知的任意其它形式的存储介质中。