具体实施方式

以下由特定的具体实施例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点及功效，显然，所描述的实施例是本发明一部分可选具体实现方案，而不是全部的具体实现方案。

对于目前正在使用和研制的相控阵雷达，出于降低研制成本等方面的考虑，较多采用一维相位扫描的相控阵天线，本实施例研究的是方位上机械扫描、俯仰上相位扫描的阵列多波束三坐标雷达，通过采用发射波束赋形设计和接收数字波束形成(DBF)技术，实现灵活波束配置，适应不同的工作模式，同时也可以实现较高的数据率；同时也需要研究的是低成本、简单的实时校准网络。

一、低成本、多波束相控阵雷达架构

本实施例提供了一种独特架构的具备多目标跟踪能力的三坐标雷达系统，主要用于低空防御，其成本非常低，只有64个阵元，16个通道，就可以实现DBF技术(在硬件上通过设计16个中频信号，然后对中频信号进行数字化，然后对16个通道进行幅相加权来实现俯仰方向上的接收多波束)。

该雷达采用的是方位向机械扫描，俯仰方向电控扫描的方式。在同一个方位向基础上，俯仰方向发射波束从上往下扫描，俯仰向上接收采用DBF技术，形成多波束，可同时跟踪多个目标。

如图1所示，该应用于低慢小目标探测的三坐标雷达系统包括依次级联的天线、耦合馈线网络、信道模块以及信号处理模块。

天线共有64个天线通道，每个天线通道(单元波导缝隙天线)由12个缝隙天线单元组成。

耦合馈线网络对接信号到信道模块的TR组件，与此同时将信号馈入接收校正通道实现对TR组件发射和接收通道的实时校正。

耦合馈线单元的后级是信道模块，信道模块主要含校正单元、频综组件、16个TR组件；其中：

TR组件含有4个与天线通道对接的射频接口，接收4个天线接通道信号，并对信号进行放大、滤波、混频、滤波、功率合成到1路，实现子阵合成的功能(即一个TR组件建立1个子阵)。同理，TR组件接收1路中频信号，然后功分到4路发射通道，经过4路发射通道的放大、上变频、滤波、功放等处理输出4路射频信号给天线。TR组件是收发分时工作，通过开关来切换。

频综组件用来产生中频发射信号，中频发射信号时脉冲信号，脉冲内部是线性跳频信号。同时频综用来产品TR组件需要的上下变频的本振信号，与此同时频综用来产品信号处理模块内部的ADC采样时钟的参考时钟，以保障整个系统同源并相参，为做DBF处理提供前提条件。

信道模块内部还包含校正单元(校正通道)，当需要校正TR组件的接收通道时，校正通道发射校正信号，校正信号通过1-4功分器耦合到4个耦合馈线网络上去，每个耦合馈线网络将校正信号耦合到16个信号通道，总共64个通道。校正信号耦合到64个TR接收通道，然后经过TR组件内部的4合一，形成16路信号经过ADC给到信号处理，形成了针对整个接收通道的闭环校正回路，可用来校正64个接收通道；

同理，通过频综组件发射中频信号，然后控制开关通过耦合TR组件的发射通道发射信号，然后通过耦合馈线网络将发射信号耦合到校正接收通道，通过校正接收通道的下变频、放大、滤波等处理后送给校正ADC数字化，得出当前发射通道的信号特性。同理更换发射通道，保持校正接收通道不变，可得出下一个发射通道的信号特性；如此可将64个发射通道信号特性测试完毕，然后再根据测试数据，形成针对每个发射通道的校正字，则可实现对64个射频发射通道的校正。

信号处理模块内部包含16路接收通道中频信号的数字化、校正接收中频信号数字化电路；还包含数字化后数据接收、计算处理、控制电路。其中FPGA主要用来产生雷达时序控制信号，产生雷达波控信号，接收ADC数据，对数据进行下变频和滤波等功能。FPGA用来接收ADC数据和对基带数据进行抽取、滤波、DBF处理；DSP用来对大回波数据进行脉冲缩、MTD/MTI、判决、CFAR运算等处理、形成雷达目标描述字。

在图1中，显示与控制单元并没有画出来；在实际应用场合，显示与控制单元通常是以PC为主。显示控制单元主要由软件构成，软件又分为数据库及显控前端界面。数据库主要负责存储历史数据及图片，数据库设备端负责与雷达交互，按协议发送控制数据，接收雷达数据。显控前端主要用来发送接收雷达参数设置值，用来实时显示雷达参数。

波控电路包含在信号处理模块内部，主要实现根据波束指向，实时计算生成不同波束指向的加权系数，从而动态变换波束指向，实现接收多波束跟踪的功能。

通常我们硬件系统中最昂贵的部分的是功放和ADC，图1所示的针对低空超低空雷达架构是独特的，该架构通过子阵合成的方式，然后再通过DBF这种实现方式，可有效减少ADC的个数，从而实现整个雷达系统的低成本。

4子阵合成16通道DBF原理如图2所示。

经测试，如果直接进行先子阵加权，后DBF，按通用系数，旁瓣只有13dB；参考已有的各类研究论文，通过对模拟和数字加权系数进行适应性的优化，波束方向图旁瓣可以到23Db左右，虽然还是比直接对64通道进行数字加权效果差一点，但能满足在不影响雷达整体性能的前提下，节约成本、降低系统复杂度、提高系统稳定度的需求。

本实施例利用数字波束形成处理(DBF)，将传统相控阵雷达中射频幅相加权移至数字基带上，即把对阵列的衰减和移相控制变成了直接对数字信号进行加权运算。这些权值可以根据阵元采样数据，运用基于FPGA的硬件平台的波束形成算法进行更新，从而使接收或发射波束具有特定的形状和期望的零点。

二、低成本校正网络

一般通常校正网络的设计均是通过校正开关来实现，传统的开关设计网络如图3所示，利用校正开关来实现收发对TR发射和接收通道一致性的校正。

当系统开始校正TR的发射通道时，所有64个校正开关接通，校正接收通道接通，逐个接通TR内部的发射。例如先将TR1通道的发射信号接通，此时校正接收信号接收到发射的信号，做放大、变频、滤波处理后形成中频信号给ADC，数字化后给到后端计算出信号的幅度、相位特性；第二步将TR2通道的发射信号接通，其它TR发射信号断开，也按上述步骤，计算出信号2的幅度、相位特性；如此计算出信号1、信号2……信号64的幅度相位特性，由于接收通道共用，通过比较信号1、信号2…信号64的幅度相位特性，就可以计算当前时刻TR1、TR2、……TR64的发射通道幅度相位特性，从而计算出发射通道校正字，将校正字带入系统，就可以实现对所有TR的发射通道一致性的校正。

同理，反过来，通过校正发射通道发射信号，TR通道接收，可计算出接收通道的校正字，实现对TR接收通道的校正。

图3所示常规的校正网络，通过开关来切换，射频开关成本高，且会对与天线接通的主通道造成影响，使得校正成本高，稳定性差。

本实施例提出基于耦合器的校正网络，具体如图4所示，利用射频耦合器来实现收发对TR发射和接收通道一致性的校正。

当系统开始校正TR的发射通道时，所有64个耦合器一直默认接通，校正接收通道接通，逐个接通TR内部的发射。例如先将TR1通道的发射信号接通，此时校正接收信号接收到TR1发射通道的耦合信号，对信号做放大、变频、滤波处理后形成中频信号给ADC，数字化后给到后端计算出信号的幅度、相位特性；第二步将TR2通道的发射信号接通，其它TR发射信号断开，也按上述步骤，计算出信号2的幅度、相位特性；如此计算出信号1、信号2……信号64的幅度相位特性，由于耦合器输出接在一起进同一个接收通道，通过比较信号1、信号2…信号64的幅度相位特性，就可以计算当前时刻TR1、TR2、……TR64的发射通道幅度相位特性，从而计算出发射通道校正字，将校正字带入系统，就可以实现对所有TR的发射通道一致性的校正。

同理，反过来，通过校正发射通道发射信号，发射信号经过耦合器同时耦合到各个TR组件的接收通道，然后经过TR组件接收通道后端，信号处理模块的(参考图1)ADC数字化，各个通道的数字接收校正信号；通过64个通道的数字校正信号，可计算出接收通道的校正字，实现对TR接收通道的校正。

本实施例是利用耦合器耦合主通道的部分能量，在硬件上不影响从TR到天线的主通道的衰减特性，可降低到天线的衰减，提高系统的发射功率。

同时，由于射频耦合器为无源器件，开关为有源器件且需要驱动电路，采用耦合器的校正网络，可大大提高系统的稳定性，降低雷达系统的校正成本。

而且，耦合器特性随温度变化小，开关随温度变化大，因此使用耦合器校正的效果也将会比使用开关来校正的效果好。

以上通过一般性说明及具体实施例对本发明作了详尽的描述，在本发明基础上，可以对之作一些调整，这对本领域技术人员而言是显而易见的。因此，在不偏离本发明精神的基础上所做的这些调整，均属于本发明要求保护的范围。