具体实施方式

请参见图2，其与OLED显示设备的像素电路中的OLED及/或TFT劣化信息相关的组件的示意图。OLED显示设备20包含显示面板27、源极驱动器23、时序控制器21与门极驱动器25。时序控制器21与显示面板27均电连接于源极驱动器23与门极驱动器25。

显示面板27利用基本显示组件(像素)271显示图像，且各个基本显示组件271包含红色(R)像素电路271a、绿色(G)像素电路271b以及蓝色(B)像素电路271c。

源极驱动器23可包含一个或多个驱动电路231、233，且各个驱动电路231、233进一步包含ADC 231a、233a、多路复用器(multipexer，简称为MUX)231b、233b、增益放大器231c、233c以及多个差分输入电路2311、2313、2315、2331、2333、2335。由于驱动电路231、233内的组件与连接方式相似，此处仅以驱动电路231为例。各个驱动电路231、233可用半导体芯片实现。

差分输入电路2311经感测线SL₁接收第一通道(ch1)模拟电压信号。差分输入电路2313经感测线SL₂接收第二通道(ch2)模拟电压信号V_th(ch2)。差分输入电路2315经感测线SL₃接收第三通道(ch3)模拟电压信号V_th(ch3)。请留意，图2仅为示意图，且感测线SL₁～SL₃与像素的行之间并不限定须为一对一的对应关系。根据从感测线SL₁～SL₃分别接收的模拟电压信号，可取得OLED/TFT劣化信息。

根据本发明的实施例，毋须限定源极驱动器23所包含的驱动电路231、233的数量。如图2所示，驱动电路231、233可包含多路复用器231b、231c，驱动电路231、233可分别设置ADC 231a、233a。

从感测线SL₁～SL₃接收模拟电压信号后，差分输入电路2311、2313、2315进行取样，并将模拟电压信号缩小。接着，ADC 231a、233a将经过缩放后的模拟电压信号，转换为代表ADC编码的数字信号。数字信号将进一步传送至时序控制器21。

由于数字信号源自于具有OLED像素电路的OLED及/或TFT劣化信息的模拟电压信号，ADC编码可代表OLED像素电路的OLED及/或TFT的劣化状态。

根据本发明的实施例，多路复用器231b从时序控制器21接收选择信号EN_sel。基本上，选择信号EN_sel分别对应于差分输入电路2311、2313、2315。藉由选择信号EN_sel，ADC 231a轮流产生与差分输入电路2311、2313、2315对应的数字信号。据此，时序控制器21可补偿OLED面板的OLED及/或TFT劣化。

请参见图3A，其是根据本发明实施例的驱动电路的示意图。驱动电路30包含电压感测模块31、选择模块32、增益放大器33、ADC 35与多路复用器37。根据驱动电路30所支持的通道的数量，电压感测模块31内的差分输入电路311、313的数量可能不同。即，多个差分输入电路311、313以时分多址的方式，产生输出至增益放大器33。

为便于说明，假设图3A的驱动电路30支持双通道。因此，电压感测模块31包含两个差分输入电路311、313，且选择模块32包含两个选择电路321、323。差分输入电路311与选择电路321对应于第一通道(ch1)，且差分输入电路313与选择电路323对应于第二通道(ch2)。

根据本发明的实施例，部分的信号特定于通道，部分的信号则否。参考电压V_ref、第一移位电压V_shft1、第二移位电压V_shft2、取样致能信号EN_sam与缩放致能信号EN_scl为传送至差分输入电路311、313的信号。另一方面，模拟电压信号V_th(ch1)、V_th(ch2)与通道选择信号EN_sel(ch1)、EN_sel(ch2)为通道专用。在下文中，必要时将利用括号表示与特定通道对应的信号。

差分输入电路311包含取样电路311a与缩放电路311b。同理，差分输入电路313包含取样电路313a与缩放电路313b。由于差分输入电路313的信号与操作，与差分输入电路311的信号与操作相似。因此，后续附图(图4～8)仅以一个差分输入电路为例。

取样电路311a、313a分别电连接于缩放电路311b、313b。取样电路311a、313a均由取样致能信号EN_sam与参考电压V_ref所控制。缩放电路311b、313b均由缩放致能信号EN_scl、第一移位电压V_shft1与第二移位电压V_shft2所控制。

取样致能信号EN_sam与缩放致能信号EN_scl为时序控制器(此处未说明)发出的脉冲信号。图3B将简要说明取样致能信号EN_sam与缩放致能信号EN_scl的产生与时序。简言之，取样致能信号EN_sam与缩放致能信号EN_scl交错产生，且取样致能信号EN_sam的脉冲早于缩放致能信号EN_scl的脉冲。

缩放电路311b、313b分别电连接于选择电路321、323。选择电路321传送与第一通道(V_in+(ch1),V_in-(ch1))对应的差分输入信号对至增益放大器33，且选择电路321传送与第二通道(V_in+(ch2),V_in-(ch2))对应的差分输入信号对至增益放大器33。多路复用器37分别产生并传送两个通道选择信号EN_sel(ch1)、EN_sel(ch2)至选择电路321、323。基本上，通道选择信号EN_sel(ch1)、EN_sel(ch2)用于选择选择电路321、323中的哪一个所产生的输出信号可传送至增益放大器33。

增益放大器33可操作在共同模式(common mode)(Mcmn)或放大模式(Mamp)。时序控制器利用共模(common mode)信号EN_cmn控制增益放大器33操作在共同模式(Mcmn)，以及利用放大模式信号EN_amp控制增益放大器33操作在放大模式(Mamp)。

当增益放大器33操作在共同模式(Mcmn)时，选择电路321、323均不会将差分输入信号(V_in+(ch1),V_in-(ch1)),(V_in+(ch2),V_in-(ch2))传送至增益放大器33。

当增益放大器33操作在放大模式(Mamp)时，选择电路321、323中的一个传送差分输入信号对(V_in+(ch1),V_in-(ch1))、(V_in+(ch2),V_in-(ch2))至增益放大器33，增益放大器33产生并传送差分输出信号对(V_out+,V_out-)至ADC 35，且ADC35将差分输出信号对(V_out+,V_out-)转换为数字信号。ADC35的输入范围相对小于感测得到的模拟电压信号的范围。ADC 35的输入范围与输出范围的实际值并不需要限定。

请参见图3B，其是图3A所示的信号的波形变动的示意图。纵轴代表不同的信号，横轴代表时间。此处所示的信号的电压电平仅为举例，并非用于限制实际的应用。

第一个波形为取样致能信号EN_sam，第二个波形为缩放致能信号EN_scl。第三个波形与第四个波形为分别被传送至选择电路321、323的通道选择信号(EN_sel(ch1)、EN_sel(ch2))。第五个波形为共模信号EN_cmn，且第六个波形为放大模式信号EN_amp。

取样致能信号EN_sam在时点t1从低电压电平显著地转换至高电压电平，以及在时点t3从高电压电平显著地转换至低电压电平。取样致能信号EN_sam在高电压电平的期间表示为第一期间T1。在第一期间T1，取样电路311a、313a由取样致能信号EN_sam致能。

缩放致能信号EN_scl在时点t4自低电压电平显著地变动至高电压电平，以及在时点t5由高电压电平显著地变动至低电压电平。缩放致能信号EN_scl处于高电压电平的期间为第二期间T2。第一期间T1的结束时点等于或早于第二期间T2的开始时点。在第一期间T1与第二期间T2间可定义短暂的时间差，用于避免信号冲突。

在第一期间T1，取样电路311a、313a分别对模拟电压信号V_th(ch1)、V_th(ch2)取样。在第二期间T2，缩放电路311b产生差分输入信号对(V_in+(ch1),V_in-(ch1))，且缩放电路313b产生差分输入信号对(V_in+(ch2),V_in-(ch2))。

取样电路311a、313a同时接收取样致能信号EN_sam，且缩放电路311b、313b同时接收缩放致能信号EN_scl。换言之，取样电路311a、313a的操作彼此同步，且缩放电路311b、313b的操作彼此同步。即，差分输入信号对(V_in+(ch1),V_in-(ch1))与差分输入信号对(V_in+(ch2),V_in-(ch2))同时产生。

与第一通道(ch1)对应的通道选择信号EN_sel(ch1)在时点t6自低电压电平变动至高电压电平，以及在时点t7从高电压电平变动至低电压电平。与第一通道(ch1)对应的通道选择信号EN_sel(ch1)为高电压电平的期间为第三期间T3。第二期间T2的结束时点等于或早于第三期间T3的开始时点。在第二期间T2与第三期间T3之间可定义短暂的时间差，用于避免信号冲突。

与第二通道(ch2)对应的通道选择信号EN_sel(ch2)在时点t8从低电压电平变动至高电压电平，以及在时点t9从高电压电平变动至低电压电平。与第二通道(ch2)对应的通道选择信号EN_sel(ch2)处于高电压电平的期间为第四期间T4。第三期间T3的结束时点，等于或早于第四期间T4的开始时点。在第三期间T3与第四期间T4之间可定义短暂的时间差，用于避免信号冲突。

在图3B中，假设共模信号EN_cmn在时点t2从低电压电平转换至高电压电平；以及，在时点t5从高电压电平转换至低电压电平。共模信号EN_cmn为高电压电平的期间为第五期间T5。

根据本发明的实施例，在选择模块32接收通道选择信号EN_sel(ch1)、EN_sel(ch2)前，增益放大器33可取得共模电压V_cmn。例如，第五期间T5的开始时点可介于时点t1、t4之间，且期间T5的结束时点可早于或等于时点t6。

放大模式信号EN_amp在时点t6由低电压电平变动至高电压电平，以及在时点t10由高电压电平变动至低电压电平。放大模式信号EN_amp为高电压电平的期间为第六期间T6。第五期间T5的结束时点等于或早于第六期间T6的开始时点。在第五期间T5与第六期间T6之间可定义短暂的时间差，用于避免信号冲突。

根据图3B所示的波形，差分输入电路311、313将与感测线对应的模拟电压信号，转换为增益放大器33的差分输入信号对(V_in+(ch1),V_in-(ch1))、(V_in+(ch2),V_in-(ch2))。接着说明根据本发明实施例的差分输入电路的设计与操作。为便于说明，此处仅以一个差分输入电路为例。

请参见图4，其是根据本发明实施例的差分输入电路的示意图。差分输入电路41包含取样电路411与缩放电路413。取样电路411进一步包含第一取样路径411a与第二取样路径411b，且缩放电路413进一步包含第一缩放路径413a与第二缩放路径413b。第一缩放路径413a电连接于第一取样路径411a与选择电路43。第二缩放路径413b电连接于第二取样路径411b与选择电路43。

取样电路411接收模拟电压信号V_th与参考电压V_ref。第一取样电路411a根据模拟电压信号V_th与参考电压V_ref而选择性产生第一取样电压ΔV_c1，即，ΔV_c1＝V_th-V_ref。第二取样路径411b根据参考电压V_ref与模拟电压信号V_th而选择性产生第二取样电压ΔV_c2。

第一缩放路径413a接收第一取样电压ΔV_c1与第一移位电压V_shft1，利用第一缩放倍率r_s1将第一取样电压ΔV_c1缩小至第一缩放电压ΔV_cs1，并根据第一移位电压V_shft1与第一缩放电压ΔV_cs1产生差分输入信号对中的一个(例如，非反相差分输入信号V_in+)。即，ΔV_cs1＝ΔV_c1*r_s1，且V_in+＝V_shft1+ΔV_c1*r_s1＝V_shft1+ΔV_cs1。

第二缩放路径413b接收第二取样电压ΔV_c2与第二移位电压V_shft1，利用第二缩放倍率r_s2将第二取样电压ΔV_c2缩小至第二缩放电压ΔV_cs2，并根据第二移位电压V_shft2与第二缩放电压ΔV_cs2产生差分输入信号对中的另一个(例如，反相差分输入信号V_in-)。即，ΔV_cs2＝ΔV_c2*r_s2，且V_in-＝V_shft2+ΔV_c2*r_s2＝V_shft2+ΔV_cs2。

根据本发明的实施例，第一移位电压V_shft1与第二移位电压V_shft2为直流(directcurrent，简称为DC)电压，且第一移位电压V_shft1小于第二移位电压V_shft2(V_shft1<V_shft2)。此外，差分输入信号对(V_in+,V_in-)的范围，小于或等于第一移位电压V_shft1与第二移位电压V_shft2之间的差值。即，|V_in+-V_in-|≦|V_shft1-V_shft2|。根据本发明的实施例，第一移位电压V_shft1与第二移位电压V_shft2相对于参考点(reference point)可能具有相同的绝对值与相反的极性。例如，相对于参考点0V，第一移位电压V_shft1为-0.5V，且第二移位电压V_shft2为+0.5V；或者，相对于参考点+1.5V，第一移位电压V_shft1为+1V，且第二移位电压V_shft2为+2V。

选择电路43包含第一选择开关sw_sel1与第二选择开关sw_sel2。选择电路43电连接于增益放大器45。当与差分输入电路41对应的通道选择信号EN_sel处于高电压电平时，第一选择开关sw_sel1与第二选择开关sw_sel2导通，第一选择开关sw_sel1将非反相差分输入信号V_in+传导至增益放大器45，且第二选择开关sw_sel2将反相差分输入信号V_in-传导至增益放大器45。

请参见图5、6，其是根据本发明实施例的差分输入电路，操作在取样阶段与保持阶段(电压缩放阶段)的示意图。图5对应于取样致能信号EN_sam处于高电压电平的情形(例如，图3B的第一期间T1)。图6对应于取样致能信号EN_sam转换至低电压电平，且缩放致能信号EN_scl处于高电压电平的情形(例如，图3B的第二期间T2)。

第一取样路径411a与第一缩放路径413a的内部组件，以及第二取样路径411b与第二缩放路径413b的内部组件彼此对称。

根据模拟电压信号V_th、参考电压V_ref与第一移位电压V_shft1，以及取样致能信号EN_sam与缩放致能信号EN_scl的控制，第一取样路径411a与第一缩放路径413a共同产生非反相差分输入信号V_in+。

第一取样路径411a包含第一取样开关sw_s1、第一参考开关sw_ref1与第一取样电容C_s1。第一取样开关sw_s1电连接于第一接收端点N_rv1与第一感测端点N_sen1。第一参考开关sw_ref1电连接于第二接收端点N_rv2与第一参考端点N_ref1。第一取样电容C_s1电连接于第一感测端点N_sen1与第一参考端点N_ref1。当取样致能信号EN_sam处于高电压电平时，第一取样开关sw_s1将模拟电压信号传导至第一感测端点N_sen1，且第一参考开关sw_ref1将参考电压V_ref传导至第一参考端点N_ref1，进而对第一取样电容C_s1充电，且在第一感测端点N_sen1与第一参考端点N_ref1之间产生第一取样电压ΔV_c1。

第一缩放路径413a包含第一缩放开关sw_scl1、第一移位开关sw_shft1，与第一电荷共享电容C_cs1。第一缩放开关sw_scl1电连接于第一感测端点N_sen1与第一缩放端点N_scl1。第一移位开关sw_shft1电连接于第一参考端点N_ref与第一移位端点N_sft1。第一电荷共享电容C_cs1电连接于第一缩放端点N_scl1与第一移位端点N_sft1。

当缩放致能信号EN_scl处于高电压电平时，第一缩放开关sw_scl1将第一感测端点N_sen1传导至第一缩放端点N_scl1，且第一移位开关sw_shft1将第一参考端点N_ref1传导至第一移位端点N_sft1。在此同时，第一电荷共享电容C_cs1经由第一移位端点N_sft1接收第一移位电压V_shft1，且先前储存在第一取样电容C_s1的电荷，将由第一取样电容C_s1与第一电荷共享电容C_cs1所共享。

第二取样路径411b与第二缩放路径413b根据模拟电压信号V_th、参考电压V_ref与第二移位电压V_shft2，以及取样致能信号EN_sam与缩放致能信号EN_scl的控制，共同产生反相差分输入信号V_in-。由于第二取样路径411b与第二缩放路径413b的实现方式与第一取样路径411a与第一缩放路径413a的实现方式相似，此处不说明其细节。

当取样致能信号EN_sam处于高电压电平时，第一取样开关sw_s1与第一参考开关sw_ref1均导通。在此同时，第一取样电容C_s1被充电，且在第一感测端点N_sen1与第一参考端点N_ref1之间产生第一取样电压ΔV_c1。当缩放致能信号EN_scl处于高电压电平时，在感测阶段累积在第一取样电容C_s1的电荷将由两个电容(即，第一取样电容C_s1与第一电荷共享电容C_cs1)共同共享。连带的，第一缩放端点N_scl1与第一移位端点N_sft1之间的电压降低并小于第一取样电压ΔV_c1。在第一缩放端点N_scl1与第一移位端点N_sft1之间经缩小后的电压，称为第一缩放电压ΔV_cs1。

同理，当取样致能信号EN_sam处于高电压电平时，第二取样开关sw_s2与第二参考开关sw_ref2均导通。在此同时，第二取样电容C_s2被充电，且在第二参考端点N_ref2与第二感测端点N_sen2之间产生第二取样电压ΔV_c2。当缩放致能信号EN_scl处于高电压电平时，在感测阶段所累积在第二取样电容C_s2的电荷，将由两个电容(即，第一取样电容C_s1与第一电荷共享电容C_cs1)共同共享。连带的，在第二缩放端点N_scl2与第二移位端点N_sft2之间的电压降低，并小于第二取样电压ΔV_c2。在第二缩放端点N_scl2与第二移位端点N_sft2之间经缩小后的电压，称为第二缩放电压ΔV_cs2。

根据本发明的实施例，参考电压V_ref、第一移位电压V_shft1与第二移位电压V_shft2为直流电压。第一移位电压V_shft1小于第二移位电压V_shft2(V_shft1<V_shft2)。第一移位电压V_shft1与第二移位电压V_shft2之间的电压差(ΔV_shft)可表示为ΔV_shft＝V_shft2-V_shft1。差分输入信号对(V_in+(ch1),V_in-(ch1))、(V_in+(ch2),V_in-(ch2))的范围，小于或等于第一移位电压V_shft1与第二移位电压V_shft2之间的差值(ΔV_shft)。

如图5所示，增益放大器45可包含输入级电路451、负载级电路453、互接路径(interconnection path)、第一导通路径45a与第二导通路径45b。第一导通路径45a电连接于第一输入端点N_in1与第一输出端点N_out-，且第二导通路径45b电连接于第二输入端点N_in2与第二输出端点N_out+。

输入级电路451电连接于选择电路43，并从其接收差分输入信号V_in+、V_in-。负载级电路453电连接于输入级电路452、第一输出端点N_out-与第二输出端点N_out+。互接路径包含开关sw_amp5、sw_amp6，第一导通路径45a包含开关sw_amp1、sw_amp2、sw_amp7与放大电容C_amp1，第二导通路径45b包含开关sw_amp3、sw_amp4、sw_amp8与放大电容C_amp2。

当增益放大器45操作在共同模式(Mcmn)时，开关sw_amp1、sw_amp2、sw_amp3、sw_amp4、sw_amp5、sw_amp6导通，且开关sw_amp7、sw_amp8为断开。因开关sw_amp1、sw_amp2导通的缘故，第一导通路径45a接收共模电压V_cmn。藉由因开关sw_amp3、sw_amp4导通的缘故，第二导通路径45b接收共模电压V_cmn。

当增益放大器45操作在放大模式(Mamp)时，第一导通路径45a根据共模电压V_cmn与差分输入信号对(V_in+,V_in-)产生反相差分输出信号V_out-，且第二导通路径45b同样据以产生非反相差分输出信号V_out+。

图6对应于增益放大器45处于共同模式(Mcmn)的情形(例如，图3B的第五期间T5)。

由于第一缩放开关sw_scl1与第一移位开关sw_shft1被缩放致能信号EN_scl导通，第一电荷共享电容C_cs1共享先前储存在第一取样电容C_s1的电荷。据此，第一取样电压ΔV_c1被缩小至第一缩放电压ΔV_cs1，且非反相差分输入信号V_in+在第一缩放端点N_scl1产生。非反相差分输入信号V_in+的产生可表示为式(1)。

V_in+＝V_shft1+ΔV_c1*r_s1＝V_shft1+ΔV_cs1

＝V_shft1+ΔV_c1*C_s1/(C_s1+C_cs1)…………………………………..式(1)

由于缩放致能信号EN_scl导通第二缩放开关sw_scl2与第二移位开关sw_shft2的缘故，第二电荷共享电容C_cs2共享储存在第二取样电容C_s2的电荷。据此，将第二取样电压ΔV_c2缩小至第二缩放电压ΔV_cs2，以及在第二缩放端点N_scl2产生反相差分输入信号V_in-。反相差分输入信号V_in-的产生可表示为式(2)。

V_in-＝V_shft2+ΔV_cs2

＝V_shft2+ΔV_c2*C_s2/(C_s2+C_cs2)…………………………………..式(2)

第一取样电容C_s1以其阳极和阴极分别接收模拟电压信号V_th与参考电压V_ref。第二取样电容C_s2以其阴极和阳极分别接收模拟电压信号V_th与参考电压V_ref。假设C_s1＝C_s2，第一取样电压ΔV_c1与第二取样电压ΔV_c1的大小相等，但第一取样电压ΔV_c1与第二取样电压ΔV_c2的极性为反向。

第一缩放电压ΔV_cs1与第一取样电压ΔV_c1之间的第一缩放倍率rs1，可根据第一取样电容C_s1的电容值与第一电荷共享电容C_cs1的电容值而决定。例如，若C_s1＝C且C_cs1＝2*C，则ΔV_cs1＝1/3*ΔVc1。同理，第二缩放电压ΔV_cs2与第二取样电压ΔV_c2之间的第二缩放倍率r_s2，可根据第二取样电容C_s2的电容值与第二电荷共享电容C_cs2的电容值而决定。

根据本发明的实施例，第一取样电容C_s1的电容值与第二取样电容C_s2的电容值相等，且第一电荷共享电容C_cs1的电容值与第二电荷共享电容C_cs2的电容值相等。因此，第一缩放倍率r_s1等于第二缩放倍率r_s2。

根据这些等式(C_s1＝C_s2、C_cs1＝C_cs2，且ΔV_c2＝-ΔV_c1)，式(2)可改写为式(3)。

V_in-＝V_shft2+ΔV_cs2

＝V_shft2+ΔV_c2*C_s2/(C_s2+C_cs2)

＝V_shft2-ΔV_c1*C_s1/(C_s1+C_cs1)…………………………………..式(3)

请参见图7，其是操作在放大模式的增益放大器的示意图。图7对应于图3B的第六期间T6。

当增益放大器45操作在放大模式(Mamp)时，开关sw_amp1、sw_amp2、sw_amp3、sw_amp4、sw_amp5、sw_amp6断开，且开关sw_amp7、sw_amp8导通。经由放大电容C_amp1与开关sw_amp7，第一导通路径45a将从第一输出端点N_out-反相差分输出信号V_out-反馈至第一差分输入端点N_in1。经由放大电容C_amp2与开关sw_amp8，第二导通路径45b将非反相差分输出信号V_out+自第二输出端点N_out+反馈至第二差分输入端点N_in2。在图7中，第一导通路径45a根据共模电压V_cmn与差分输入信号(V_in+,V_in-)产生反相差分输出信号V_out-，且第二导通路径45b根据共模电压V_cmn与差分输入信号(V_in+,V_in-)产生非反相差分输出信号V_out+。

请参见图8，其是根据本发明的实施例的差分输入电路的实现方式的示意图。如图8所示，利用传输门(transmission gates)实现第一取样开关sw_s1、第二取样开关sw_s2、第一参考开关sw_ref1、第二参考开关sw_ref2、第一选择开关sw_sel1，以及第二选择开关sw_sel2；以及利用NMOS晶体管实现第一缩放开关sw_scl1、第二缩放开关sw_scl2、第一移位开关sw_shft1，与第二移位开关sw_shft2。图8所示的实现方式仅为举例，实际应用的实现方式可能不同。

请参见图9，其根据本发明实施例的差分输入电路特性的示意图。横轴代表差分输入电路41的输入电压(V_th-V_ref)，且纵轴代表差分输入电路41的差分输出信号。即，增益放大器45的差分输入信号。在图9中，线条L1代表非反相差分输入信号V_in+，且线条L2代表反相差分输出信号V_in-。

请参见图10，其是差分输入电路的输入电压(V_th-V_ref)转换为ADC编码输出的转换特性的示意图。纵轴代表差分输入电路的的输入电压(V_th-V_ref)。水平轴代表ADC编码。在图10中，差分输入电路的输入电压的最大值(V_th-V_ref)_max，对应于ADC编码的最大值。例如，若ADC编码的分辨率(resolution)为10位时，则ADC编码的最小值为“0”，且ADC编码的最小值为“1023”。在图10中，线条L3代表非反相差分输入信号V_in+，线条L4代表反相差分输出信号V_in-。

假设ADC的操作范围为1V(增益放大器的输出之间的电压，即，|V_out+-V_out-|等于1V(|V_out+-V_out-|＝1V)，增益放大器的增益等于1，为满足V_shft2-V_shft1＝1V的关系，第一移位电压V_shft1可设计为V_shft1＝-0.5，且第二移位电压V_shft2可设计为V_shft2＝+0.5V。

此外，假设缩小倍率等于1/3，差分输入电路的输入电压(V_th-V_ref)必须小于或等于3V，以确保缩小电压(V_in+-V_in-)维持小于或等于1V。即，非反相差分输入信号V_in+与反相差分输入信号V_in-必须满足以下关系：|V_in+-V_in-|≦|V_shft1-V_shft2|。

接着说明模拟电压信号V_th等于最小值，且模拟电压信号V_th等于参考电压V_ref(例如，V_ref＝0V，V_th＝0V)的情形。据此，根据式(2)，非反相差分输入信号V_in+等于第一移位电压V_shft1(V_in+＝-0.5+0*(1/3)＝-0.5V＝V_shft1)。再者，根据式(3)，反相差分输入信号V_in-等于第二移位电压V_shft2(V_in-＝+0.5+0*(1/3)＝+0.5V＝V_shft2)。

接着说明模拟电压信号V_th等于3V，且参考电压V_ref等于0V(V_th＝3V且V_ref＝0V)的情形。此时，根据式(2)，非反相差分输入信号V_in+等于第二移位电压V_shft2(V_in+＝-0.5V+3*(1/3)V＝+0.5V)。再者，根据式(3)，反相差分输入信号V_in-等于第一移位电压V_shft1(V_in-＝-0.5V+(-3)*(1/3)＝-0.5V＝V_shft1)。

当差分输入电路41的输入电压(V_th-V_ref)等于“0”时，模拟电压信号V_th等于参考电压V_ref，且第一取样电压ΔVc1等于“0”。根据式(1)可得出非反相差分输入信号V_in+。即，V_in+＝V_shft1+(0)*C_s1/(C_s1+C_cs1)＝V_shft1。同样的，根据式(3)，可得出反相差分输入信号V_in-。即，V_in-＝V_shft2-(0)*C_s1/(C_s1+C_cs1)＝V_shft2。因此，非反相差分输入信号V_in+等于第一移位电压V_shft1，且反相差分输入信号V_in-等于第二移位电压V_shft2。

根据前述说明可以得知图10中线条L3、L4的含义。当差分输入电路41的输入电压(V_th-V_ref)为最小值(V_th-V_ref)_min时，增益放大器45的差分输出(V_out+-V_out-)等于最小值，且其对应于ADC编码的最小值(ADC编码＝0)。另一方面，当差分输入电路的输入电压(V_th-V_ref)为最大值(V_th-V_ref)_max时，增益放大器45的差分输出(V_out+-V_out-)等于最大值，且其对应于ADC编码的最大值(ADC编码＝1023)。

根据本发明的实施例，差分输入电路接收单端形式的模拟电压信号V_th，并将成对的全差分信号提供给增益放大器。连带的，增益放大器不需要将单端输入转换为差分输出。换言之，由于差分输入电路可提供全差分信号至增益放大器的缘故，驱动电路的信号质量可获得提升。

本发明的应用并不限于前述所举例的OLED显示面板。因此，若其他的显示设备需要将模拟电压信号缩小时，也可修改并将本发明的实施例应用于其上。

综上所述，虽然本发明已以实施例揭示如上，然其并非用以限定本发明。本发明所属技术领域中的技术人员，在不脱离本发明的精神和范围内，当可作各种之更动与润饰。因此，本发明的保护范围当视后附的权利要求所界定者为准。