具体实施方式

由于本公开考虑到各种改变和许多实施例，因此将在附图中示出并在书面描述中详细描述特定实施例。然而，这并不意图将本公开限制为特定的实践模式，并且将理解的是，不脱离本公开的精神和技术范围的所有改变、等同物和替代物都被包含在本公开中。

在整个本公开中，贯穿本公开的各个附图和实施例，同样的附图标记指代同样的部分。为了清楚地说明，可能夸大了附图中的元件的尺寸。将理解的是，尽管在本文中可以使用术语“第一”、“第二”等来描述各种元件，但是这些元件不应受这些术语限制。这些术语仅用于将一个元件与另一元件区分开。例如，在不脱离本公开的教导的情况下，下面讨论的第一元件可以被命名为第二元件。类似地，第二元件也可以被命名为第一元件。在本公开中，除非上下文另外明确指出，否则单数形式也意图包括复数形式。

在本文中使用的术语仅是为了描述特定实施例的目的，而不意图进行限制。如本文中所使用的，除非上下文另外明确指出，否则单数形式“一个”、“一种”和“所述(该)”也意图包括复数形式，包括“至少一个(种)”。“至少一个(种)”不被解释为限于“一个”或“一种”。“或”表示“和/或”。如本文中所使用的，术语“和/或”包括一个或多个相关所列项的任意组合和所有组合。还将理解的是，当在本说明书中使用时，术语“包括”、“包含”、“具有”等说明存在所陈述的特征、整体、步骤、操作、元件、组件和/或它们的组合，但不排除存在或附加一个或多个其它特征、整体、步骤、操作、元件、组件和/或它们的组合。

将理解的是，当元件被称为“耦接”到另一元件时，所述元件可以直接耦接到所述另一元件，或者可以耦接到所述另一元件且其它元件介于它们之间。

在下文中，将参照附图详细描述本公开的实施例。

图1是示出根据本公开的实施例的显示装置1000的框图。

参照图1，显示装置1000可以包括显示单元100(或显示面板)、扫描驱动器200(即，栅极驱动器或栅极驱动器IC)、数据驱动器300(即，源极驱动器或源极驱动器IC)和时序控制器400。

在实施例中，其中驱动显示装置1000的时段可以被划分为用于显示图像的显示时段(例如，图6的显示时段DP)和用于感测被包括在每个像素PX中的驱动晶体管和/或发光元件的特性的感测时段(例如，图6的感测时段SP)。

显示单元100可以包括扫描线SL1至SLp(这里，p是正整数)、感测扫描线SSL1至SSLp、数据线DL1至DLq(这里，q是正整数)、感测线RL1至RLq(或接收线)以及像素PX。显示单元100可以包括多个像素行和多个像素列。例如，第n个像素行可以对应于连接到扫描线SLn和感测扫描线SSLn(这里，n是p或更小的正整数)的像素PX，并且第m个像素列可以对应于连接到数据线DLm和感测线RLm(这里，m是p或更小的正整数)的像素PX。

每个像素PX可以耦接到扫描线SL1至SLp中的至少一条、感测扫描线SSL1至SSLp中的至少一条、数据线DL1至DLq中的一条以及感测线RL1至RLq中的一条。在本文中，稍后将参照图2描述像素PX的详细配置和操作。

像素PX可以从外部装置被供给有第一电源VDD(参见图2)的电压和第二电源VSS(参见图2)的电压。

尽管图1示出了p条扫描线SL1至SLp和p条感测扫描线SSL1至SSLp，但是根据本发明的本公开不限于此。例如，可以根据像素PX的电路结构在显示单元100中另外地提供一条或多条控制线、一条或多条扫描线、一条或多条感测扫描线等。

在实施例中，被包括在像素PX中的晶体管可以是N型氧化物薄膜晶体管。例如，氧化物薄膜晶体管可以是低温多晶氧化物(“LTPO”)薄膜晶体管。然而，这仅用于说明的目的，并且根据本发明的N型晶体管不限于此。例如，在另一实施例中，被包括在每个晶体管中的有源图案(或半导体层)可以包括无机半导体(例如，非晶硅、多晶硅)或有机半导体。此外，被包括在显示装置1000中的晶体管中的至少一个可以被P型晶体管替代。

在实施例中，显示单元100的像素PX可以被划分为多个像素块。像素块中的每一个可以包括预设的连续的像素行。例如，像素块中的每一个可以包括k个像素行(这里，k是2或更大且小于p的正整数)。在实施例中，与k个像素行相对应的扫描线可以被连续地布置。

可以以像素块为基础执行黑色图像插入操作。在实施例中，可以将黑色数据电压同时地供给到被包括在像素块中的每一个中的像素行，使得可以在预定时段期间在对应的像素块上显示黑色图像。在本文中，稍后将参照图3至图4B描述黑色图像插入操作。

时序控制器400可以基于从外部装置供给的控制信号(例如，包括时钟信号的控制信号)生成数据控制信号DCS和扫描控制信号SCS。时序控制器400可以将数据控制信号DCS供给到数据驱动器300，并且可以将扫描控制信号SCS供给到扫描驱动器200。

数据控制信号DCS可以包括源极开始信号和时钟信号。源极开始信号可以控制数据采样开始时间。时钟信号可以用于控制采样操作。

数据控制信号DCS还可以包括感测开始信号、感测暂停信号和时钟信号。感测开始信号可以限定或控制数据驱动器300的感测操作的开始。感测暂停信号可以控制数据驱动器300的感测值提取操作。被包括在数据控制信号DCS中的时钟信号可以用于顺序地提取感测值。

扫描控制信号SCS还可以包括扫描开始信号、感测扫描开始信号和时钟信号。扫描开始信号可以控制扫描信号的时序。感测扫描开始信号可以控制感测扫描信号的时序。被包括在扫描控制信号SCS中的时钟信号可以用于使扫描开始信号和/或感测扫描开始信号移位。

时序控制器400可以重新布置从外部装置(例如，图形处理器)供给的输入图像数据DATA1，可以生成图像数据DATA2，并且可以将所生成的图像数据DATA2供给到数据驱动器300。

在实施例中，时序控制器400可以使用串行接口(或高速串行接口)以分组的形式将其中嵌入有时钟的图像数据DATA2传输到数据驱动器300。为此，数据驱动器300和时序控制器400可以通过通用串行接口(“USI”)、用于TV的通用串行接口(“USI-T”)或通用描述、发现与集成(“UDDI”)彼此连接，并且因此相互通信。时序控制器400可以通过串行接口以数据包的形式将图像数据DATA2和数据控制信号DCS传输到数据驱动器300。

在实施例中，时序控制器400可以进一步控制数据驱动器300的感测操作。例如，时序控制器400可以控制通过感测线RL1至RLq将初始化电压(例如，图5的初始化电压VINIT)供给到像素PX所在的时序和/或通过感测线RL1至RLq感测从像素PX生成的电流所在的时序。

在实施例中，时序控制器400可以基于从像素PX提取的电流或电压来检测驱动晶体管的特性的变化。时序控制器400可以基于检测到的特性变化来计算将用于补偿输入图像数据DATA1的补偿值。时序控制器400可以基于补偿值来补偿图像数据DATA2。这里，感测时段可以是显示时段和相邻的显示时段(例如，另一帧时段)之间的垂直消隐时段(或垂直边沿时段)。

在实施例中，时序控制器400可以在感测时段期间选择多个像素行中的一个像素行，并且可以控制数据驱动器300对所选择的像素行执行感测操作。然而，根据本发明的本公开不限于前述内容。例如，在另一实施例中，时序控制器400可以在感测时段期间选择两个或更多个像素行。

扫描驱动器200可以从时序控制器400接收扫描控制信号SCS。扫描驱动器200可以将扫描信号供给到扫描线SL1至SLp，并且可以将感测扫描信号供给到感测扫描线SSL1至SSLp。在实施例中，扫描驱动器200可以在感测时段的第二时段中将扫描信号同时地供给到扫描线SL1至SLp中的与k个像素行相对应的扫描线，k是大于1且小于p的自然数，并且数据驱动器300可以在第二时段中将低灰度级数据电压供给到数据线。

在实施例中，例如，扫描驱动器200可以将扫描信号顺序地供给到扫描线SL1至SLp。如果将扫描信号顺序地供给到扫描线SL1至SLp，则可以以水平线为基础(即，以像素行为基础)选择像素PX。为此，可以将扫描信号设定为栅极导通电压(例如，逻辑高电平)，使得被包括在像素PX中的晶体管可以导通。

同样，扫描驱动器200可以将感测扫描信号供给到感测扫描线SSL1至SSLp。感测扫描信号可以用于感测(或提取)流到像素的驱动电流(即，流过驱动晶体管的电流)。可以根据显示时段和感测时段来改变扫描信号和感测扫描信号的波形以及供给扫描信号和感测扫描信号所在的时序。

尽管图1示出了一个扫描驱动器200输出扫描信号和感测扫描信号两者，但是根据本发明的本公开不限于此。在另一实施例中，例如，扫描驱动器200可以包括配置为将扫描信号供给到显示单元100的第一扫描驱动器以及配置为将感测扫描信号供给到显示单元100的第二扫描驱动器。换句话说，第一扫描驱动器和第二扫描驱动器可以被实施为单独的组件。

数据驱动器300可以被供给有来自时序控制器400的数据控制信号DCS。数据驱动器300可以将图像数据电压供给到数据线DL1至DLq。在实施例中，数据驱动器300可以在一个帧时段期间，在像素PX中的每个像素PX的第一扫描时段(例如，图3的第一扫描时段P1)中将图像数据电压供给到显示单元100。此外，数据驱动器300可以在一个帧时段期间，在第二扫描时段(例如，图3的第二扫描时段P2)中将黑色数据电压供给到显示单元100。这里，图像数据电压可以是用于显示图像的数据电压，即，与输入图像数据DATA1相对应的数据电压。黑色数据电压可以是与黑色灰度级(或预定的低灰度级)相对应的数据电压。换句话说，低灰度级数据电压可以是与黑色灰度级相对应的图像数据电压。

在实施例中，数据驱动器300可以供给用于感测设置在所选择的至少一个像素行上的像素PX的数据电压，以便在感测时段期间从像素PX提取电流或电压。

数据驱动器300可以以像素列为基础检测来自感测线RL1至RLq的感测值(例如，感测电流、感测电压)。例如，数据驱动器300可以检测被包括在像素PX中的驱动晶体管的阈值电压的变化、迁移率的变化和发光元件的特性的变化等。

在实施例中，在感测时段期间，数据驱动器300可以通过感测线RL1至RLq将预定的初始化电压(例如，图5的初始化电压VINIT)供给到像素PX，并且可以接收从像素PX提取的电流或电压。提取的电流或电压可以对应于感测值。数据驱动器300可以基于感测值来检测驱动晶体管的特性的变化。数据驱动器300可以将用于所检测到的特性变化的感测值(或感测数据SD)提供给时序控制器400。

在实施例中，在感测时段期间，数据驱动器300可以使用时钟信号(例如，图5的ADC时钟ADC_CLK)顺序地提取分别与设置在至少一个所选择的像素行上的像素PX相对应的感测值。这里，为了防止信号之间的噪声，数据驱动器300可以进行控制，使得在感测时段期间其中提取感测值的时段不与其中插入黑色图像的时段重叠。在本文中，稍后将参照图5至图7描述数据驱动器300的感测值提取操作。

图2是示出被包括在图1的显示装置1000中的像素PX的示例的电路图。

参照图2，像素PX可以包括晶体管T1、T2和T3(或开关元件)、存储电容器Cst以及发光元件LD。晶体管T1、T2和T3可以是N型晶体管。

第一晶体管T1可以包括耦接到第一节点N1的栅极电极、耦接到第一电源VDD的电极(或第一电极)以及耦接到第二节点N2的另一电极(或第二电极)。第一晶体管T1可以被称为“驱动晶体管”。

第二晶体管T2可以包括耦接到扫描线SLn(n是自然数)的栅极电极、耦接到数据线DLm(m是自然数)的电极(或第一电极)以及耦接到第一节点N1的另一电极(或第二电极)。第二晶体管T2可以被称为“开关晶体管”或“扫描晶体管”等。

第三晶体管T3可以包括耦接到感测扫描线SSLn的栅极电极、耦接到第二节点N2的电极(或第一电极)以及耦接到感测线RLm(或连接节点Na)的另一电极(或第二电极)。第三晶体管T3可以被称为“初始化晶体管”或“感测晶体管”等。当第三晶体管T3导通时，可以将预设电压(例如，初始化电压)供给到第二节点N2，或者可以通过感测线RLm将感测值(例如，感测数据)传输到数据驱动器300。

存储电容器Cst可以包括耦接到第一节点N1的电极(或第一电极)和耦接到第二节点N2的另一电极(或第二电极)。

发光元件LD可以包括耦接到第二节点N2的第一电极(例如，阳极)和耦接到第二电源VSS的第二电极(例如，阴极)。发光元件LD可以是有机发光二极管或无机发光二极管。

第一电源VDD的电压和第二电源VSS的电压可以是操作像素PX所需的电压。第一电源VDD可以具有比第二电源VSS的电压电平高的电压电平。

图3是示意性地示出驱动图1的显示装置1000的方法的图。图3示出了随着时间的流逝将要提供给与扫描线SL1至SLp相对应的像素的信号。

参照图1至图3，用于像素PX或像素行的帧时段FRAME1和FRAME2中的每一个可以包括第一扫描时段P1和第二扫描时段P2。第一扫描时段P1可以是其中像素PX发射具有与图像数据DATA2相对应的亮度的光的时段。第二扫描时段P2可以是其中像素PX以与黑色数据电压相对应的低亮度发射黑色光或者不发射光的时段。这里，第一扫描时段P1和第二扫描时段P2可以根据各个像素PX而改变。为了便于描述，图3示出了与设置在第一像素行上的像素PX(例如，耦接到第一扫描线SL1的像素PX)对应的第一扫描时段P1和第二扫描时段P2。

在实施例中，在第一扫描时段P1的开始时间点，可以将具有导通电压电平的扫描信号(或第一扫描脉冲)施加到被耦接到第一扫描线SL1的像素PX。这里，导通电压电平可以是像素PX中的晶体管导通所在的电压电平，并且例如可以是参照图2描述的第二晶体管T2导通所在的电压电平。在这种情况下，在第一扫描时段P1期间，耦接到第一扫描线SL1的像素PX可以以一亮度发射光。

如图3中所示，可以将具有导通电压的扫描信号(或第一扫描脉冲)顺序地提供给扫描线SL1至SLp，使得与扫描线SL1至SLp相对应的像素PX可以顺序地发射光。

在实施例中，在第二扫描时段P2的开始时间点，可以将具有导通电压电平的扫描信号(或第二扫描脉冲)施加到被耦接到第一扫描线SL1的像素PX。在这种情况下，在第二扫描时段P2期间，耦接到第一扫描线SL1的像素PX各自可以存储黑色数据电压并且以与黑色数据电压相对应的低亮度发射黑色光。

如图3中所示，可以将具有导通电压的扫描信号(或第二扫描脉冲)同时地共同提供给扫描线SL1至SLp中的k条扫描线(这里，k是2或更大且小于p的正整数)。因此，针对第二扫描脉冲(例如，图3)的时序图可以具有整体台阶形状。在这种情况下，可以减少用于将相同的黑色数据电压提供给像素PX所需的扫描时间。

如参照图3所描述的，显示装置1000可以控制像素PX，使得像素PX在一个帧时段内在第一扫描时段P1期间发射光并且在第二扫描时段P2期间响应于黑色图像插入操作而发射光或不发射光。换句话说，可以使用黑色图像插入技术来驱动显示装置1000。

图4A和图4B是示出图2的像素PX的操作的示例的波形图。

参照图1至图4A，在第一扫描时段P1的第一子时段PS1期间，可以将具有导通电压电平的扫描信号(或第一扫描脉冲)施加到扫描线SLn，并且可以将具有导通电压电平的感测扫描信号(或第一感测扫描脉冲)施加到感测扫描线SSLn。此外，可以将与特定灰度级值相对应的数据电压施加到数据线DLm。例如，可以将数据电压V_D1施加到数据线DLm。

在这种情况下，第二晶体管T2可以响应于扫描信号而导通，并且可以将数据电压提供给存储电容器Cst的第一电极。此外，第三晶体管T3可以响应于感测扫描信号而导通，并且可以将施加到感测线RLm的初始化电压(例如，图5的初始化电压VINIT)提供给存储电容器Cst的第二电极。因此，可以将与数据电压(例如，数据电压V_D1)和初始化电压(例如，图5的初始化电压VINIT)之间的差相对应的电压存储在存储电容器Cst中。随后，如果第二晶体管T2和第三晶体管T3截止，则可以响应于存储在存储电容器Cst中的电压来确定流过第一晶体管T1的驱动电流的量，使得发光元件LD可以在第一扫描时段P1期间以与驱动电流的量相对应的亮度发射光。因此，在第一扫描时段P1期间，可以显示基本上期望的图像。

同样，在第二扫描时段P2的第二子时段PS2期间，可以将具有导通电压电平的扫描信号(或第二扫描脉冲)施加到扫描线SLn，并且可以将具有导通电压电平的感测扫描信号(或第二感测扫描脉冲)施加到感测扫描线SSLn。将要施加到数据线DLm的数据电压可以具有与黑色相对应的黑色数据电压BLACK。因此，在第二扫描时段P2期间，发光元件LD可以表示黑色，或者可以在表示黑色时不发射光。在其中像素PX显示运动图像的情况下，像素的响应时间会由于数据电压的快速变化而增加。由于响应时间的增加，运动模糊对于用户可能是可见的。然而，由于在用于显示运动图像的第一扫描时段P1之间的短的黑色插入时段(即，第二扫描时段P2)期间插入了黑色图像，因此可以减轻运动图像的运动模糊现象。

一个帧(例如，FRAME1)中的第一扫描时段P1的长度和第二扫描时段P2的长度可以根据诸如图像变化速度和频率的因素而被确定为最优值。

尽管图4A示出了感测扫描信号在第二扫描时段P2的第二子时段PS2中具有导通电压电平，但是根据本发明的本公开不限于此。

在另一实施例中，例如，如图4B中所示，感测扫描信号可以在第二子时段PS2中具有截止电压电平。在这种情况下，可以响应于扫描信号将数据电压(即，黑色数据电压BLACK)提供给存储电容器Cst的第一电极，并且第一晶体管T1可以截止。存储电容器Cst可以在第二扫描时段P2期间保持黑色数据电压BLACK，使得第一晶体管T1可以保持在截止状态。

图5是示出被包括在图1的显示装置1000中的数据驱动器300的示例的图。为了便于描述，图5示出了图1的像素PX中的设置在第n个像素行(这里，n是p或更小的正整数)上的像素PX(即，耦接到第n条扫描线SLn的像素PX)。除非另有定义，否则下面的描述将集中于耦接到第m个像素列(这里，m是q或更小的正整数)的像素PX(即，耦接到第m条数据线DLm的像素PX)。

参照图1、图2和图5，数据驱动器300可以包括时钟恢复电路310、时钟发生器320、输出电路330和模数转换器340(在下文中，称为“ADC”)，以便感测被包括在每个像素PX中的第一晶体管T1的阈值电压的变化、迁移率的变化和发光元件LD的特性的变化等。数据驱动器300还可以包括初始化开关SW1和采样开关SW2。图5的像素PX与参照图2描述的像素PX基本上相同或类似；因此，将跳过重复的说明。

可以将感测开始信号RO_SYNC施加到数据驱动器300。如果感测开始信号RO_SYNC被施加到数据驱动器300，则数据驱动器300可以开始感测操作。

初始化开关SW1可以耦接在各个感测线RL1、……、RLm、……、RLq和被施加有初始化电压VINIT的电源线之间。初始化开关SW1可以通过从时序控制器400提供的初始化开关控制信号SW_VINIT而导通。以耦接到感测线RLm为例，初始化开关SW1可以控制被施加有初始化电压VINIT的电源线与连接节点Nam之间的连接。因此，初始化电压VINIT可以被施加到感测线RLm(例如，连接节点Nam)。这里，可以从单独的电源提供初始化电压VINIT，并且初始化电压VINIT可以具有比发光元件LD的工作点低的电压电平。例如，初始化电压VINIT可以具有与第二电源(图2的VSS)的电压电平相同的电压电平。在其中初始化开关SW1导通的情况下，可以将初始化电压VINIT施加到感测线RLm。在其中像素PX的第三晶体管T3导通的情况下，可以将初始化电压VINIT施加到像素PX的第二节点N2(参见图2)。初始化电压VINIT具有比发光元件LD的工作点低的电压电平。因此，即使当第一晶体管T1导通时，发光元件LD也可能不发射光。

采样开关SW2可以耦接在感测线RLm(或连接节点Nam)和采样节点Nbm之间。采样开关SW2可以通过从时序控制器400提供的采样开关控制信号SW_SAM而导通。采样开关SW2可以控制连接节点Nam和采样节点Nbm之间的连接。

采样电容器Csam可以耦接在采样节点Nbm和预定的参考电源之间。尽管参考电源可以具有地电压，但是根据本发明的本公开不限于此。采样电容器Csam可以被通过第二节点N2提供的电流充电，当初始化开关SW1截止时，采样开关SW2导通，并且像素PX的第三晶体管T3导通。换句话说，采样电容器Csam可以存储通过第二节点N2提供的像素PX的特性值。

时钟恢复电路310可以通过从图像数据DATA2提取时钟并恢复所提取的时钟来生成内部时钟CLK，在所述图像数据DATA2中嵌入有从时序控制器400提供的分组(packet)型时钟。时钟恢复电路310可以将内部时钟CLK提供给时钟发生器320。这里，恢复后的内部时钟CLK可以是用于通过串行接口将从时序控制器400提供的串行化的图像数据DATA2转换为并行数据的信号。例如，数据驱动器300可以响应于由时钟恢复电路310恢复的内部时钟CLK的时序来提取串行化的图像数据DATA2，并且可以将图像数据DATA2转换为并行数据。

时钟发生器320可以基于内部时钟CLK和感测暂停信号(第一感测暂停信号PAUSE_PRE和第二感测暂停信号PAUSE_POST)输出ADC时钟ADC_CLK(或感测时钟)。

时钟发生器320可以通过对从时钟恢复电路310提供的内部时钟CLK进行分频来生成ADC时钟ADC_CLK，并且可以输出所生成的ADC时钟ADC_CLK。例如，时钟发生器320可以由分频器电路等形成或者包括分频器电路等。时钟发生器320可以通过对内部时钟CLK进行分频来生成具有比恢复后的内部时钟CLK的频率低的频率的低频时钟(即，ADC时钟ADC_CLK)。在实施例中，时钟恢复电路310可以从图像数据DATA2提取时钟，并且时钟发生器320可以对从图像数据DATA2提取的时钟进行分频来生成感测时钟。

这里，ADC时钟ADC_CLK可以包括多个子ADC时钟ADC_CLK1至ADC_CLKq(或多个子感测时钟)。例如，子ADC时钟ADC_CLK1至ADC_CLKq的数量可以与感测线RL1至RLq的数量相同。换句话说，时钟发生器320可以顺序地输出多个子ADC时钟ADC_CLK1至ADC_CLKq。因此，如将要描述的，输出电路330可以针对每个像素列提取像素PX的感测值。换句话说，输出电路330可以针对耦接到感测线RL1至RLq的像素PX中的每个像素PX提取感测值。在实施例中，输出电路330可以电耦接到感测线RL1至RLq，并且输出电路330可以以像素列为基础将感测值提供给ADC。

在实施例中，时钟发生器320可以基于第一感测暂停信号PAUSE_PRE和第二感测暂停信号PAUSE_POST来控制(或暂停)ADC时钟ADC_CLK的输出，使得在感测时段期间，其中提取感测值的时段和其中插入黑色图像的时段彼此不重叠。例如，当施加具有逻辑高电平的第一感测暂停信号PAUSE_PRE时，时钟发生器320可以与第一感测暂停信号PAUSE_PRE的上升沿同步地暂停ADC时钟ADC_CLK的输出(在第一时段期间)。换句话说，时钟发生器320可以基于第一感测暂停信号PAUSE_PRE暂停感测时钟的输出。在实施例中，第一时段可以与前述第二时段重叠。此外，当施加具有逻辑高电平的第二感测暂停信号PAUSE_POST时，时钟发生器320可以与第二感测暂停信号PAUSE_POST的下降沿同步地再次输出ADC时钟ADC_CLK。然而，这仅用于说明的目的，并且根据本发明的本公开不限于此。在另一实施例中，例如，当施加具有逻辑高电平的第二感测暂停信号PAUSE_POST时，时钟发生器320可以与第二感测暂停信号PAUSE_POST的上升沿同步地再次输出ADC时钟ADC_CLK。在另一示例中，时钟发生器320可以接收一个感测暂停信号(即，第一感测暂停信号PAUSE_PRE和第二感测暂停信号PAUSE_POST中的一个)，并且当施加具有逻辑高电平的感测暂停信号时，时钟发生器320可以与感测暂停信号的上升沿同步地暂停ADC时钟ADC_CLK的输出，并且可以与感测暂停信号的下降沿同步地再次输出ADC时钟ADC_CLK。

输出电路330可以响应于从时钟发生器320提供的ADC时钟ADC_CLK顺序地生成感测值。例如，输出电路330可以由移位寄存器形成或者包括移位寄存器。输出电路330可以包括分别耦接到感测线RL1至RLq的q个移位寄存器3301至330q(或q个子输出电路)。移位寄存器3301至330q可以分别响应于q个子ADC时钟ADC_CLK1至ADC_CLKq从第一像素列(或从耦接到第一感测线RL1的像素PX)至最后像素列(或至耦接到第q条感测线RLq的像素PX)顺序地生成(或输出)像素PX的感测值。在实施例中，输出电路330可以包括分别电耦接到所述感测线的多个子输出电路，并且多个子输出电路可以分别响应于感测时钟将感测值顺序地提供给ADC。在其中时钟发生器320暂停ADC时钟ADC_CLK的输出的时段(或第一时段)期间，输出电路330可以暂停感测值的输出。例如，输出电路330可以紧接在第一时段开始之前生成与第j条感测线(这里，j是大于1的自然数)相对应的感测值，并且可以紧接在第一时段结束之后生成与第j+1条感测线相对应的感测值。

ADC 340可以耦接到被包括在输出电路330中的移位寄存器3301至330q。ADC 340可以基于多个子ADC时钟ADC_CLK1至ADC_CLKq的输出时序从输出电路330接收模拟感测值，并且可以将从输出电路330提供的模拟感测值转换为数字感测值，因此生成感测数据SD。ADC 340可以将感测数据SD传输到时序控制器400。

在下文中，还将参照图6和图7详细描述在感测时段中的数据驱动器300的感测操作。

图6是用于描述图5的数据驱动器的操作的示例的图。

参照图1和图6，帧时段FRAME1和FRAME2中的每一个可以包括显示时段DP和感测时段SP。

在显示时段DP期间，扫描驱动器200可以将各自具有导通电压的扫描信号顺序地提供给扫描线SL1至SLp。数据驱动器300可以与顺序地提供的扫描信号同步地通过数据线DL1至DLq将用于显示图像的数据电压提供给像素PX。

感测时段SP可以是用于感测被包括在每个像素PX中的驱动晶体管和/或发光元件的特性的时段。在实施例中，如参照图1所描述的，时序控制器400可以在感测时段SP期间选择多个像素PX的一个像素行，并且数据驱动器300可以对所选择的像素行执行感测操作(在从时段A至时段G的范围内的时段期间)。例如，数据驱动器300可以对第n个像素行(例如，耦接到第n条扫描线SLn的像素PX)执行感测操作。

在其中在感测时段SP期间数据驱动器300针对所选择的像素行以像素列为基础顺序地提取感测值并且同时将黑色数据电压提供给另一像素列(或包括其它像素列的像素块)的情况下，在数据驱动器300中可能发生信号噪声，从而可能无法准确地检测到特性变化。因此，可能期望地控制数据驱动器300，使得在感测时段SP期间，其中提取感测值的时段不与其中插入黑色图像的时段重叠。还将参照图7对此进行描述。

图7是示出在图6的感测时段SP期间的图5的数据驱动器300的操作的示例的波形图。在图7的描述中，假设针对感测操作，选择了第n个像素行(例如，耦接到第n条扫描线(图5的SLn)的像素(图5的PX))。描述将集中于将要施加到第m个像素列(例如，耦接到第m条数据线(图5的DLm)的像素(图5的PX))的信号。此外，在描述中，假设关于黑色图像插入操作，多个像素块包括六个连续的像素行。也就是说，六个连续的像素行被同时操作。

参照图1、图2和图5至图7，在第一时间点TP1(或在时段A中)，可以施加具有导通电平(或逻辑高电平)的感测开始信号RO_SYNC。基于具有导通电平的感测开始信号RO_SYNC，数据驱动器300可以开始感测操作。

在已经施加具有导通电平的感测开始信号RO_SYNC之后，可以在第二时间点TP2施加具有导通电平的初始化开关控制信号SW_VINIT。因此，初始化开关SW1导通，使得在初始化时段(例如，时段B)期间，可以将初始化电压VINIT施加到被耦接到第n条扫描线SLn的像素PX的连接节点Na(或第三晶体管T3的第二电极)。

此后，可以对包括第i条扫描线SLi至第i+5条扫描线SLi+5的像素块执行黑色图像插入操作。为此，在第三时间点TP3，可以将具有导通电压电平的扫描信号施加到第i条扫描线SLi至第i+5条扫描线SLi+5。此外，可以将黑色数据电压BLACK供给到数据线DLm。因此，耦接到第i条扫描线SLi至第i+5条扫描线SLi+5的像素PX中的每个像素PX的第二晶体管T2可以导通，使得可以将黑色数据电压BLACK供给到第一节点N1，从而像素PX中的每个像素PX可以表示黑色或者可以不发射光。

在第四时间点TP4，可以将具有导通电压电平的扫描信号施加到第n条扫描线SLn。此外，可以将感测数据电压V_D2供给到数据线DLm。因此，第二晶体管T2导通，使得可以将感测数据电压V_D2供给到第一节点N1。这里，感测数据电压V_D2可以具有预设电压电平，使得在感测操作期间，可以在将要感测的目标像素列上生成恒定电流。

在第四时间点TP4，可以将具有导通电压电平的感测扫描信号施加到第n条感测扫描线SSLn。因此，像素PX的第三晶体管T3导通，使得可以将初始化电压VINIT施加到第二节点N2(即，第三晶体管T3的第一电极)。

在第五时间点TP5，将要施加到第n条扫描线SLn的扫描信号可以转换为截止电压电平，并且将要施加到第n条感测扫描线SSLn的感测扫描信号可以保持在导通电压电平。因此，第二晶体管T2可以截止，并且第三晶体管T3可以导通或者保持在导通状态。

在第五时间点TP5，初始化开关控制信号SW_VINIT可以转换为截止电平，并且可以施加具有导通电平的采样开关控制信号SW_SAM。因此，初始化开关SW1可以截止，并且耦接到第n条扫描线SLn的像素PX的连接节点Na1至Naq可以分别耦接到采样节点Nb1至Nbq。此后，在其中采样开关控制信号SW_SAM被保持在导通状态的采样时段(或时段C)期间，采样电容器Csam(或采样节点)可以被通过第二节点N2提供的电流或电压(或者感测电流或感测电压)充电。换句话说，采样电容器Csam可以存储通过第二节点N2提供的像素PX的特性值。随后，如果采样开关控制信号SW_SAM转换为截止电平，则采样电容器Csam可以保持所存储的像素PX的特性(或者所充电的感测电流、感测电压)(在保持时段或时段D期间)。

在从第六时间点TP6至第七时间点TP7的范围内的时段期间，可以对包括第i+6条扫描线SLi+6至第i+11条扫描线SLi+11的像素块执行黑色图像插入操作。

在第七时间点TP7，可以将具有导通电压电平的扫描信号施加到第n条扫描线SLn。此外，可以将数据电压V_D1供给到数据线DLm。因此，第二晶体管T2导通，使得可以将数据电压V_D1供给到第一节点N1。因此，在第七时间点TP7之后，与将要感测的目标像素列(即，第n个像素列)相对应的像素PX可以再次显示基本上期望的图像。

从第八时间点TP8开始，时钟发生器320可以开始ADC时钟ADC_CLK的输出。因此，输出电路330可以响应于从时钟发生器320提供的ADC时钟ADC_CLK顺序地生成感测值，并且可以将所生成的感测值提供给ADC 340(在第一检测时段或时段E期间)。

此后，可以对包括第i+12条扫描线SLi+12至第i+17条扫描线SLi+17的像素块执行黑色图像插入操作。为此，在第九时间点TP9，可以将具有导通电压电平的扫描信号施加到第i+12条扫描线SLi+12至第i+17条扫描线SLi+17，并且可以将黑色数据电压BLACK供给到数据线DLm。

在这种情况下，数据驱动器300可以在暂停时段(或者第一时段或时段F)期间响应于第一感测暂停信号PAUSE_PRE暂停感测值提取，以便防止在信号之间发生噪声。例如，时钟发生器320可以在第九时间点TP9与第一感测暂停信号PAUSE_PRE的上升沿同步地暂停ADC时钟ADC_CLK的输出。因此，输出电路330和ADC 340不能接收ADC时钟ADC_CLK，使得可以暂停感测值提取(如由图7中的“ADC STOP”所示)。

此后，在第十时间点TP10，如果完成了针对包括第i+12条扫描线SLi+12至第i+17条扫描线SLi+17的像素块的黑色图像插入操作，则数据驱动器300可以再次开始感测值提取操作(在第二检测时段或时段G期间)。时钟发生器320可以响应于第二感测暂停信号PAUSE_POST而输出ADC时钟ADC_CLK。例如，时钟发生器320可以在第十时间点TP10与第二感测暂停信号PAUSE_POST的下降沿同步地再次开始ADC时钟ADC_CLK的输出。在第十一时间点TP11之后的从第十二时间点TP12至第十三时间点TP13的范围内的时段期间，可以对包括第i+18条扫描线SLi+18至第i+23条扫描线SLi+23的像素块执行黑色图像插入操作。因此，输出电路330可以响应于从时钟发生器320提供的ADC时钟ADC_CLK将与感测线RL1至RLq相对应的感测值顺序地提供给ADC 340。

如参照图1、图2和图5至图7所描述的，在感测时段SP期间，数据驱动器300可以使用ADC时钟ADC_CLK顺序地提取与目标像素行相对应的感测值。这里，可以控制数据驱动器300，使得在感测时段SP期间，其中提取感测值的时段不与其中插入黑色图像的时段重叠。因此，可以减少(或最小化)数据驱动器300中的信号噪声，使得可以准确地检测到特性变化。

图8是示出在被包括在图1的显示装置1000中的时序控制器400和数据驱动器300之间传输的数据包的示例的图。

参照图1和图8，在时序控制器400和数据驱动器300之间传输的数据包可以包括行开始字段SOL、配置字段CONFIG、像素数据字段PD和水平消隐字段HBP。

行开始字段SOL可以指示将要显示在显示单元100上的图像帧的每一行(或每个像素行)的开始。数据驱动器300可以响应于行开始字段SOL而操作内部计数器，并且因此基于计数器的计数结果将配置字段CONFIG和像素数据字段PD彼此区分开。行开始字段SOL可以包括具有特定边缘或图案的代码，以便与针对当前帧图像的前一行的水平消隐字段HBP或者与在当前帧图像和前一帧图像之间的垂直消隐时段(或图6的感测时段SP)区分开。

配置字段CONFIG可以包括用于控制数据驱动器300的多条配置数据(或分组)。配置数据可以包括用于控制图像帧的帧设置的帧配置数据或用于控制每一行的设置的行配置数据。

在实施例中，配置字段CONFIG可以包括第一分组PK_PRE和第二分组PK_POST。这里，第一分组PK_PRE和第二分组PK_POST可以分别是用于生成第一感测暂停信号PAUSE_PRE的配置数据和用于生成第二感测暂停信号PAUSE_POST的配置数据。数据驱动器300可以基于被包括在从时序控制器400传输的数据包中的第一分组PK_PRE和第二分组PK_POST生成第一感测暂停信号PAUSE_PRE和第二感测暂停信号PAUSE_POST。

像素数据字段PD可以包括像素数据。这里，像素数据可以包括与用于在显示单元100上显示图像的数据电压、用于显示黑色图像的黑色数据电压或用于感测操作的感测数据电压相对应的数据。

水平消隐字段HBP可以是为确保数据驱动器300基于像素数据驱动显示单元100所需的时间所分配的时段。

图9是示出根据本公开的实施例的显示装置1000’的另一示例的框图。

参照图1和图9，除了还包括感测电路500之外，图9的显示装置1000’可以与图1的显示装置1000基本上相同或类似；因此，将跳过重复的说明。

显示装置1000’可以包括显示单元100、扫描驱动器200、数据驱动器300’、时序控制器400’以及感测电路500。

参照图1描述的感测开始信号、感测暂停信号和时钟信号被包括在感测控制信号SS中。时序控制器400’可以将感测控制信号SS供给到感测电路500。

此外，参照图1至图7描述的检测数据驱动器300的感测值的操作可以由图9的感测电路500来实现。例如，图1的数据驱动器300的至少一些配置(例如，时钟恢复电路310、时钟发生器320、输出电路330和ADC340)和功能可以由感测电路500来实现。因此，感测电路500可以检测来自感测线RL1至RLq的感测值，可以生成感测数据SD，并且可以将感测数据SD提供给时序控制器400’。

前述详细描述仅示出了本公开的示例性实施例。本文中已经公开了示例性实施例，并且尽管采用了特定术语，但是仅以一般性的和描述性的含义来使用和解释所述特定术语，而非为了限制的目的。在一些情况下，除非另有具体指示，否则自提交本申请起，如将对本领域普通技术人员而言明显的是，结合特定实施例描述的特征、特性和/或元件可以单独使用，或者与结合其它实施例描述的特征、特性和/或元件组合使用。因此，描述并不意图将本发明局限为在本文中所公开的形式。此外，意图将所附权利要求解释为包括可替代的实施例。