具体实施方式

为了更好地理解本申请，将参考附图对本申请的各个方面做出更详细的说明。应理解，这些详细说明只是对本申请的示例性实施方式的描述，而非以任何方式限制本申请的范围。

本文使用的术语是为了描述特定示例性实施方式的目的，并且不意在进行限制。当在本说明书中使用时，术语“包含”、“包含有”、“包括”和/或“包括有”表示存在所述特征、整体、元件、部件和/或它们的组合，但是并不排除一个或多个其它特征、整体、元件、部件和/或它们的组合的存在性。

本文参考示例性实施方式的示意图来进行描述。本文公开的示例性实施方式不应被解释为限于示出的具体形状和尺寸，而是包括能够实现相同功能的各种等效结构以及由例如制造时产生的形状和尺寸偏差。附图中所示的位置本质上是示意性的，而非旨在对各部件的位置进行限制。

除非另有限定，否则本文使用的所有术语(包括技术术语和科学术语)具有与本公开所属技术领域的普通技术人员的通常理解相同的含义。诸如常用词典中定义的术语应被解释为具有与其在相关领域的语境下的含义一致的含义，并且将不以理想化或过度正式的意义来解释，除非本文明确地如此定义。

图1是根据本申请实施方式的主机20和存储器系统10的结构示意图。如图1所示，存储器系统10可存储有主机20访问的数据，主机20可包括移动电话、MP3播放器、膝上型计算机、台式计算机、游戏机、电视或者车载信息娱乐系统等。根据存储器系统10与主机20连接的接口协议，存储器系统10可被配置为诸如通用闪存存储(UFS)装置，固态硬盘(SSD)，MMC、eMMC、RS-MMC和微型MMC形式的多媒体卡，SD、迷你SD和微型SD形式的安全数字卡，个人计算机存储卡国际协会(PCMCIA)卡类型的存储装置，外围组件互连(PCI)类型的存储装置，高速PCI(PCI-E)类型的存储装置，紧凑型闪存(CF)卡，智能媒体卡或者记忆棒等。

主机20控制存储器系统10的整体操作。主机20可包括主机处理器310和主机存储器320。

主机处理器310可控制主机20的操作。例如，主机处理器310可通过例如存储驱动器与存储器系统10进行交互，以控制存储器系统10的各种操作。其中，存储驱动器可例如为用于控制存储器系统10的软件模块。主机20可经由存储驱动器控制存储器系统10执行例如数据编程、读取以及擦除操作。示例性地，存储驱动器还包括例如主机性能提升(HostPerformance Booster，HPB)模块和写入性能提升(Write Booster,WB)模块。通过主机性能提升模块，主机20可将映射表加载于主机存储器320中，以提升主机处理器310控制存储器系统10执行读取操作的速度。具体地，利用主机性能提升模块控制存储器系统10执行读取操作的方法将在下文中详细地描述。

主机存储器320可存储有处理器310执行和/或处理的指令和/或数据。主机存储器320可为具有相对较快操作速度的存储装置。主机存储器320可至少包括各种易失性存储器之一，例如DRAM。

存储器系统10可包括非易失性存储装置100和存储控制器200。

非易失性存储装置100可为存储器系统10用于存储数据的存储介质。非易失性存储装置100可具有一个或多个存储管芯(die)。每个存储管芯可包括存储单元阵列，该存储单元阵列可包括布置于字线和位线相交处的多个存储单元。存储单元阵列可被划分为多个存储块，每个存储块可被进一步地划分为多个子存储块，并且每个存储块或者每个子存储块可包括多个页面。存储单元阵列中的每个存储单元可为能够存储一位数据的单层存储单元(SLC)、能够存储两位数据的两层存储单元(MLC)、能够存储三位数据的三层存储单元(TLC)以及能够存储四位数据的四层存储单元(QLC)中的任意一种。示例性地，非易失性存储装置100可为三维NAND闪存存储装置，更具体地，非易失性存储装置100可例如为并行地设置的多个三维NAND闪存存储装置，以实现例如256G以上的大容量数据存储。

存储控制器200可包括主机接口210、处理器220和存储器接口230。存储控制器200可通过驱动存储于非易失性存储装置100中的固件或软件来控制存储器系统10执行操作。存储控制器200可解码并驱动诸如固件或软件的代码类型的指令或算法。并且存储控制器200可被实施为硬件或硬件和软件的组合。

主机接口210(也可称为“前端接口”)可根据接口协议连接主机20和存储器系统10。主机接口210可通诸如通用闪存(UFS)协议、串行高级技术附件(SATA)协议、外围组件互连(PCI)协议和高速PCI(PCI-E)协议、通用串行总线(USB)协议、多媒体卡(MMC)协议、并行高级技术附件(PATA)协议、小型计算机系统接口(SCSI)协议、串列SCSI(SAS)协议等中的任意一种与主机20通信。

处理器220可通过例如ARM核等实现，并且可驱动被称为闪存转换层(FTL)的固件，以便控制非易失性存储装置100的固有操作并且对主机20提供装置兼容性。当驱动FTL时，主机20可将存储器系统10视为并用作诸如硬盘的通用存储装置。此外，处理器220还可通过诸如驱动固件实现磨损均衡(Wear Leveling)、垃圾收集(Garbage Collection)、坏块管理(Bad Block Management)等功能。

存储器接口230(也可以称为“后端接口”)可根据处理器220例如Flash存储控制器来控制非易失性存储装置100。存储器接口230可将控制信号提供至非易失性存储装置100。控制信号可以包括用于控制非易失性存储装置100的命令、地址和操作控制信号等。存储器接口230可根据相应的接口协议连接非易失性存储装置100。示例性地，存储器接口230可例如通过ONFI协议与非易失性存储装置100通信交互。

图2是根据本申请实施方式的控制存储器系统的方法1000的流程图。图3是根据本申请实施方式的利用主机存储器资源执行控制存储器系统的方法的示意图。

如图2和图3所示，在步骤S110中，示例性地，当主机20与存储器系统10建立通信连接后，主机20中主机处理器310可发送初始化请求，存储器系统10中的存储控制器200接收初始化请求，将存储器系统10的对应于非易失性存储装置100的映射表发送至主机20。

在一些实施方式中，可在存储器系统10在空闲阶段的情况下，将存储器系统10的对应于非易失性存储装置100的映射表发送至主机20。换言之，主机20可在存储器系统10处于空闲阶段的情况下，从存储器系统10获取映射表，以避免与存储器系统10执行其它操作产生冲突。应当理解的是，存储器系统10处于空闲阶段的情况可例如为存储器系统10未执行编程、读取或者擦除操作的情况。

映射表可表示为逻辑地址LBA至物理地址PBA之间的映射关系，故可被称为L2P(Logical To Physical)表。在现有技术中，主机20可利用逻辑地址LBA访问非易失性存储装置100，存储器系统10中的存储控制器200可利用物理地址PBA访问非易失性存储装置100。应当理解的是，当主机20读取存储于非易失性存储装置100的数据时，存储器系统10中的存储控制器200利用这些映射表，从非易失性存储装置100读取想要读取的数据，并发送至主机20，从而使主机获取存储于非易失性存储装置100中的想要读取的数据。

图4是根据本申请实施方式中的逻辑块与物理块映射关系示意图。如图4所示，根据映射粒度的不同，生成映射表的方法包括块映射。在块映射中，映射表中的一个逻辑块(Region)可映射至任意一个非易失性存储装置100中的存储块对应的物理块。应当理解的是，在非易失性存储装置100中的一个存储块包括多个子存储块的情况下，在块映射中，映射表中的一个子逻辑块(Subregion)可映射至任意一个非易失性存储装置100中的子存储块对应的子物理块。并且逻辑块对应的物理块，或者子逻辑块对应的子物理块的大小可相同。

进一步地，在该步骤中，主机20可将从存储器系统10获取的映射表加载至其主机存储器320中。其中，主机存储器320可包括但不限于DRAM和SRAM。具体地，主机处理器310对至少部分映射表进行压缩处理。其中，主机20中的主机处理器310可通过调用数据压缩处理程序，对加载至主机存储器320中的至少部分映射表进行压缩处理。数据压缩处理程序可根据诸如GZIP压缩算法、LZO压缩算法以及Zippy/Snappy压缩算法的任意一种或者其组合而生成。

图5是本申请实施方式的逻辑块中的部分映射表结构示意图。如图5所示，映射表以16进制数表示。其中，映射表中的每一行可表示一条逻辑地址至物理地址的映射关系，并将每一行称为一个表项。由于每个表项中的映射表通常采用随机化加密处理，但逻辑块/子逻辑块中的多个表项之间存在规律性，故根据数据压缩原理，可将缓存于主机存储器中的映射表以逻辑块或者子逻辑块为单位执行数据压缩处理，从而提高缓存于主机中的至少部分映射表的压缩率。

举例而言，LZO压缩算法采用(重复长度L，指回距离D)代替当前已经在历史字符串中出现过的字符串，其中，重复长度是指后出现的字符串与先出现的字符串中连续相同部分的长度。指回距离D是指先后两个相同字符串之间相隔的距离(每个字节为一个单位)。如果没出现过(定义为新字符)，则首先输出新字符的个数，再输出新字符。在本申请实施方式中，采用LZO算法可将行号为000000d0中的字符串(b9 5f b8 fa)作为行号为000000c8的重复出现过的字符串进行压缩处理。

表1是现有的GZIP压缩算法、LZO压缩算法以及Zippy/Snappy压缩算法的压缩性能参数表。在采用例如GZIP压缩算法对缓存于主机20中的6K大小的映射表执行压缩处理后，实测压缩率可小于或者等于40％。

表1

在一些实施方式中，可根据利用映射表执行读取操作的参考频率，将至少部分映射表压缩处理后缓存于主机存储器中。应当理解的是，将一些用于执行读取操作的参考频率较高的映射表以解压缩状态缓存于主机存储器中，并将一些用于执行读取操作的参考频率较低的映射表以压缩状态缓存于主机存储器中，可在减少缓存于主机存储器中的存储空间的前提下，确保主机利用映射表读取非易失性存储装置100中的数据的实时性。

在步骤S120中，再次参考图2和图3，当主机20想要控制存储器系统10执行读取存储于非易失性存储装置100中的数据操作时，示例性地，主机20可通过上文中描述的GZIP压缩算法、LZO压缩算法以及Zippy/Snappy压缩算法中的任意一种对应的解压缩算法，对读取操作对应的、缓存于主机存储器320中的压缩映射表进行解压缩处理。主机20根据解压缩处理后的映射表，获取想要读取的数据的物理地址，并将该物理地址发送至存储器系统10。换言之，主机20可访问所请求的数据的逻辑地址和解压缩后的映射表，通过向存储控制器200发送读取请求(包括想要读取的数据的物理地址)，使存储控制器200响应于该请求，访问所请求的数据的物理地址以读取存储于非易失性存储装置100中的所请求的数据。进一步地，存储器系统10中的存储控制器200可通过存储控制器200将所请求读取的数据发送回主机20。

在一些实施方式中，由于在对缓存于主机存储器320中的映射表以逻辑块/子逻辑块为单位执行数据压缩处理，故在主机20控制存储器系统10执行读取操作时，主机处理器310可根据想要读取的数据的逻辑地址确定出对应的逻辑块/子逻辑块，并对包括该逻辑块/子逻辑块的映射表进行解压缩处理，以使主机20执行后续的读取操作。

图6是根据本申请实施方式的利用主机存储器资源执行控制映射表执行更新操作方法的示意图。如图6所示，在该实施方式中，在主机20将存储于存储器系统10中的映射表加载至其内部的主机存储器320中之后，存储控制器200可通过诸如垃圾回收操作、读取回收操作、数据更新操作等使映射表发生改变，故存储控制器200可发送更新数据请求至主机20，使缓存于主机存储器320中的映射表更新。换言之，主机20可响应于存储器系统10的更新请求，获取更新的映射表。具体地，由于部分映射表压缩缓存于主机20的存储器中，故可采用诸如GZIP压缩算法、LZO压缩算法以及Zippy/Snappy压缩算法的一种或者其组合使更新请求所对应的映射表经过解压缩处理、更新及再次压缩处理后缓存于主机20的存储器中，以使映射表中的逻辑地址和物理地址在更新操作后一一对应。

如背景技术中所述，在现有的利用主机存储器资源执行存储控制器的操作方法中，在一个物理块对应一个逻辑块的情况下，假设每个逻辑块中的一个表项占用8个字节，则将映射表全部加载至主机存储器中所占用的存储空间大小total size为：

其中，LUN size为非易失性存储装置中一个逻辑单元LUN的存储空间大小，可例如为128GB。Block size为非易失性存储装置中一个逻辑单元LUN中的存储块Block的存储空间大小，可例如为4KB。因而，主机存储器中所占用的存储空间大小total size可为256MB。在非易失性存储装置的逻辑单元LUN的存储空间大小逐步增加的发展趋势下，映射表缓存于主机存储器中所占用的存储空间也会逐步增加，会对主机存储器造成负担，不利于主机与存储控制器/存储器系统的交互操作。

本申请提供的控制存储器系统的方法，通过使映射表压缩缓存于主机存储器中，可减少缓存于主机存储器中的映射表对主机存储器的存储空间资源的占用，有利于主机与存储控制器的交互操作。

本申请还提供了一种计算机装置，图7是适用于实现本申请实施方式的计算机装置2000的结构示意图。应理解的是，图7示出的计算机装置仅仅是一个示例，不应对本申请实施方式的功能和使用范围带来任何限制。

如图7所示，计算机装置2000包括至少一个处理器1(例如CPU)，其可以根据存储在只读存储器(ROM)2中的程序或者从存储部分6加载到随机访问存储器(RAM)3中的程序而执行各种适当的操作和处理。在RAM 3中，还存储计算机装置2000操作所需的各种程序和数据。处理器1、ROM 2以及RAM 3通过总线4彼此相连。输入/输出(I/O)接口5也连接至总线4。

以下部件连接至I/O接口5：包括硬盘等的存储部分6；以及包括诸如LAN卡、调制解调器等的网络接口卡的通信部分7。通信部分7经由诸如因特网的网络执行通信处理。驱动器8也根据需要连接至I/O接口5。可拆卸介质9，诸如磁盘、光盘、磁光盘、半导体存储器等，根据需要安装在驱动器8上，以便于从其上读出的计算机程序根据需要被安装入存储部分6。

本领域普通技术人员可以理解，实现上述实施方式的方法中的全部或部分步骤是可以通过程序来指令相关的硬件来完成，所述的程序可以存储于一计算机可读取存储介质中，该程序在执行时，包括如下步骤：S100，从存储器系统获取映射表，并将至少部分映射表压缩处理后缓存于主机存储器中；以及S120，将缓存的映射表解压缩处理，并根据解压缩的映射表，控制存储器系统执行读取操作。

本申请还提供了一种存储控制器和存储器系统。由于上文中所描述的任意实施方式可适用于本申请提供的存储控制器和存储器系统，本申请在此不再赘述。

以上描述仅为本申请的较佳实施方式以及对所运用技术原理的说明。本领域技术人员应当理解，本申请中所涉及的发明范围，并不限于上述技术特征的特定组合而成的技术方案，同时也应涵盖在不脱离所述发明构思的情况下，由上述技术特征或其等同特征进行任意组合而形成的其它技术方案。例如上述特征与本申请中公开的(但不限于)具有类似功能的技术特征进行互相替换而形成的技术方案。