具体实施方式

为了使本领域技术人员更好地理解本发明的技术方案，下面结合附图1-附图9及具体实施例对本发明作进一步的说明。

如附图1所示，拼板IGBT转接板的单板IGBT转接板100由IGBT转接板输入端110、IGBT转接板电路120、IGBT转接板输出端130组成，IGBT转接板电路120由2个电阻、一个电容组成，第一个电阻R1前级连接驱动信号输入端，后级分别连接并联的第二个电阻R2、电容C1和IGBT的G级，并联的电阻R2、电容C1的另一端连接IGBT的S级。

恒流电流流经电阻后产生压降公式为：Uo＝i×R，其中Uo为电阻R上稳定电压值，i为恒流电流，电流产生电路负责产生恒流i，电压调理采集电路、FPGA芯片负责得到电压Uo的数字量。

附图2为电容对并联电阻的放电电压-时间示意图，电容对并联电阻放电公式为：Uc＝Uo×e^(-t/T)，其中Uo为电容上的初始电压，e为自然常数，t为放电时间，T为时间常数，T＝R×C；根据电容对并联电阻放电公式，当放电时间t＝3×T＝3×R×C时，电容电压Uc＝0.05×Uo，电压采集电路、FPGA芯片负责计算电容电压下降到0.05×Uo时的时间t_X，即t_X＝3×R×C_X，即可算出并联电容值C_X。

附图3是检测IGBT转接板拼板电阻电容参数的电路结构示意图，一种检测IGBT转接板拼板电阻电容参数的电路,包括测试模块300和直流稳压电源模块200,直流稳压电源模块200与测试模块300电连接,直流稳压电源模块200为测试模块300供电,所述的测试模块300包括FPGA芯片310、隔离通讯电路320、基准受控电压电路330、电流输出与电压信号调理采集电路340和测试接口350,所述的FPGA芯片310通过IO管脚与基准受控电压电路330相连接,对其进行通讯控制，控制输出可编程电压，基准受控电压电路330的输出端连接电流输出与电压信号调理采集电路340的电流输出电路输入端，FPGA芯片310通过IO管脚与电流输出与电压信号调理采集电路340中的电压信号调理采集输出端相连接，FPGA芯片310通讯读取电流输出与电压信号调理采集电路340输出的电压数据，测试接口350分别连接电流输出与电压信号调理采集电路340中的电流输出电路输出端及电压信号调理采集电路输入端，FPGA芯片310通过IO口与电流输出与电压信号调理采集电路340中的控制电流输出电路相连接。

附图6是直流稳压电源的原理结构示意图，直流稳压电源模块200包括电源接口模块210和多路直流稳压单元220,多路直流稳压单元220包括型号为URA2412YMD-10R3的±12V电源模块TR1、型号为URB2405YMD-10WR3的+5V电源模块TR2和型号为LM1085ISX-3.3的+3.3V电源芯N12，电源接口模块210输出端分别与±12V电源模块TR1、+5V电源模块TR2输入端相连接，+5V电源模块TR2输出端与+3.3V电源芯N12输入端相连接，多路直流稳压单元220为测试模块300供电。

电源接口模块包括电源接口X2，电源接口X2通过+24V电源供电，电源接口X2的1脚连接二极管D1的阳极，二极管D1的阴极和并联电容EC1、电容C52连接，防反向二极管D1可防止输入电源正负极错误烧毁电路，电容EC1、电容C52并联连接到电源接口X2的3脚，二极管D1的阴极串联磁珠FB2和并联电容EC2、电容C25连接，并联电容EC2、电容C25的另一端串联磁珠FB3和电源接口X2的3脚连接，电容EC1、电容C52、磁珠FB2、磁珠FB3、电容EC2、电容C25组成CLC滤波电路对输入电源进行滤波，使输入电源更加纯净,±12V电源模块采用+24V进、±12V出的DCDC电源模块，+5V电源模块采用+24V进、+5V出的DCDC电源模块，+3.3V电源芯片采用线性电源芯片。

如附图4所示，FPGA芯片U1型号为Intel公司的10M02SCE144I7G，本发明电路不限此FPGA芯片公司及型号，可以选用Intel公司其它型号或其它公司的FPGA芯片；此FPGA芯片与隔离通讯芯片U2、U3通讯，控制DAC芯片U4输出可编程电压，和ADC芯片U6、U7、U8、U9、U10通讯获得电压模数转换后的数字量信号，控制U5芯片输出高低电平控制IOUT1、IOUT2、IOUT3、IOUT4、IOUT5这5路电流向被测电路板的流入、断开。

附图4实例中的隔离通讯电路包括两个通讯隔离芯片U2、U3，一个对外通讯连接的10Pin的牛角座P1、附属电源供电和滤波电路，每个通讯隔离芯片包含2路输入端口、2路输出端口，其中通讯隔离芯片U2的2、3输入脚接FPGA芯片U1的10、9管脚，通讯隔离芯片U2的6、7输出脚接10Pin牛角座P1的5、3管脚，向输入端口供电的电源管脚接+3.3V电源，向输出端口供电的电源管脚由10Pin牛角座P1上电源管脚1脚供电，和其它电路板连接时由其它电路板供电，FGPA芯片U1通过通讯隔离芯片U2对外发送通讯数据；另外一个通讯隔离芯片U3的2、3输入脚接10Pin牛角座P1的7、9脚，通讯隔离芯片U3的6、7输出脚接FPGA芯片U1的8、7管脚，向输入端口供电的电源管脚由10Pin牛角座P1的电源管脚1脚供电，和其它电路板连接时由其它电路板供电，向输出端口供电的电源管脚接+3.3V电源，外部数据经隔离通讯芯片U3向FPGA芯片U1发送。

附图4实例中的基准受控电压电路包括型号为DAC8501E的DAC芯片U4和型号为LM258的运算放大器N1，该电路输出控制附图5实例中5组电流输出与电压信号调理采集电路的电流输出大小，具体电路连接方式为：运算放大器N1的8脚接+12V电源，运算放大器N1的4脚接-12V电源，FPGA芯片U1通过63、65、67管脚和DAC芯片U4的5、6、7输入管脚通讯，控制DAC芯片U4输出可编程电压，DAC芯片U4的3、4脚连接运算放大器N1的3脚，运算放大器N1的1脚连接电流输出与电压信号调理采集电路中的电流输出电路电阻R14、R22、R29、R28、R38的1脚以及电阻R7的1脚，电阻R7的2脚分别连接运算放大器N1的2脚和电阻R6的1脚，电阻R6的2脚接地；在此电路中DAC芯片U4输出可编程电压范围为0→+3.3V，同向比例运算放大器对输入电压的放大倍数为1+R7/R6＝1.6，所以基准受控电压电路输出电压范围为0→+5.28V。

附图4实例中控制电流输出电路采用以下电路连接形式：型号为74LVC1G14的反相器U5的2脚输入端接FPGA芯片U1的39脚，U5的输出端4脚(网络标号K1)接附图5实例中5组电流输出与电压信号调理采集电路中的控制电流输出控制端电阻R43、R44、R45、R47、R46的2脚，芯片U5的5脚接+5V电源，1脚接地。

附图5实例中含有5组电路拓扑结构、参数完全一致的电流输出与电压信号调理采集电路，其中5组电流输出电路向被测电阻提供电流，在被测电阻上形成测试电压，以附图5实例中的一个电流输出电路为例详述其电路连接形式：型号为LM258的二合一运放N3的8脚接+12V电源，运放N3的4脚接-12V电源；电阻R14的1脚连接附图4实例中受控电压电路输出端，即运放N1的1脚，电阻R14的2脚分别连接电阻R64的1脚和运放N3的3脚，电阻R15的1脚接地，电阻R15的2脚分别连接电阻R63的1脚和运放N3的2脚，运放N3的1脚连接电阻R73的1脚，电阻R73的2脚连接三极管T2的基极，三极管T2的集电极连接+5V电源，三极管T2的发射极分别连接电阻R63的2脚和电阻R58的1脚，电阻R58的2脚(网路标号IOUT1+)分别连接运放N3的5脚和40针测试接口X3的39脚，运放N3的7脚分别连接运放N3的6脚和电阻R64的2脚；三极管T1的基极分别连接电阻R43的1脚和电阻R53的1脚，三极管T1的发射极连接电阻R53的2脚并接地，三极管T1的集电极(网路标号IOUT1-)连接40针测试接口X3的37脚，电阻R43的2脚和附图4实例中控制电流输出电路连接(网路标号K1)；在此实例电路中电流输出公式为Vo×R63/(R15×R58)＝Vo×2/33000，Vo为受控电压电路的输出电压，在上一小结中Vo值范围为0→+5.28V，所以此实例电流输出电路输出电流范围为0→0.32mA，在此实例中被测电阻R2阻值为10K，控制受控电压电路输出为5V，此时电流输出为0.30303030303mA，流经R2电阻产生的电压值为3.0303030303V。

上述已表述了电流输出电路对被测并联电阻电容充电，在被测并联电阻电容上形成电压，需要对这个电压进行调理采样进行模数转换得到电压对应的数字量，附图5实例中含有5组电路拓扑结构、参数完全一致的电压信号调理采集电路，以附图5实例中的一个电压调理采样电路为例详述其电路连接形式：型号为TL084的四合一运放N2的4脚接+12V电源，运放N2的11脚接-12V电源，运放N2的3脚(网络标号S1-)接测试接口X3的35脚，运放N2的1脚分别连接运放N2的2脚和电阻R10的1脚，电阻R10的2脚分别连接运放N2的9脚和电阻R13的1脚，运放N2的12脚分别连接运放N2的8脚和电阻R13的2脚，运放N2的5脚(网络标号S1+)连接测试接口X3的33脚，运放N2的7脚分别连接运放N2的6脚和电阻R11的1脚，电阻R12的1脚分别连接运放N2的10脚和电阻R11的2脚，电阻R12的2脚接地，运放N2的14脚分别连接运放N2的13脚、型号为BAV99LT1G双二极管D3的3脚和型号为ADS7883的ADC芯片U6的采样输入端3脚，ADC芯片U6的4、5、6通讯管脚和FPGA芯片U1的47、46、44管脚连接，接收ADC芯片U6的模数转换数据，双二极管D3的1脚接地、3脚接+3.3V电源，ADC芯片U6的电源管脚1脚并联一个电容C60接地，ADC芯片U6的电源管脚1脚串接型号为CBM201209U301T磁珠FB4接入+3.3V电源，ADC芯片2脚接地，该磁珠FB4和电容C60组成LC滤波电路对+3.3V电源滤波，使进ADC芯片U6的+3.3V电源更加纯净；其中电阻R10阻值为10K、电阻R11阻值为10K、电阻R13阻值为10K、电阻R12阻值为10K；运放N2A、运放N2B部分电路为电压跟随器，对输入信号(S1+、S1-)进行阻抗隔离，运放N2C部分电路为差分放大电路，进行对输入电压进行放大，放大倍数为R13/R10＝1，这里取放大倍数为1的原因是附图5实施例电流流经电阻的电压值为3.0303030303V，ADC芯片U6的输入电压范围为0→+3.3V，不需要再进行放大。

附图5实施例为测试并联电阻R2、电容C1的原理图，本实施例中被测电路参数R1阻值为30欧，R2阻值为10K，C1电容值为10纳法，电流输出电路电流输出为0.30303030303mA，被测R2电阻标准电压为3.0303030303V，由电压调理采集电路中的ADC芯片采集转换此电压再由FPGA芯片得到此模数转换数字量，由此数字量除以此电流值即可得到被测R2电阻值，由FPGA芯片U1按照预设的判断范围即可判断R2电阻值是否正确；附图4中FPGA芯片U1控制U5芯片输出端(网络标号K1)为低电平时，电流输出通道切断，电流输出电路无法向被测电阻R2供电，此时电容C1通过并联电阻R2开始放电，根据本实施例前边写明的电容对电阻放电公式，当放电时间t＝3×T＝3×R×C时，电容电压Uc＝0.05×Uo，电压调理采集电路、FPGA芯片负责计算电容电压下降到0.05×Uo时的时间t_X，根据公式t_X＝3×R×C_X，即可算出并联电容值C_X，由FPGA芯片按照预设的判断范围即可判断C1电容值是否正确。

附图5实施例测试接口X3为40Pin牛角，这5组电流输出与电压信号调理采集电路中每组的2个电流供给端口和2个电压采集输入端口连接排布形式依次为电流出、电流进、采集信号正、采集信号负；电流出、电流进端子在测试IGBT转接板电阻时形成电压信号，采集信号正、负端子负责采集这一电压信号。

附图7为本发明实施例的检测IGBT转接板拼板电阻电容参数电路测试系统的结构示意图，电路测试系统400包括测试电路板Ⅰ410、测试电路板Ⅱ420、一块主控板430、一个工装治具440和排线450，测试电路板Ⅰ410和测试电路板Ⅱ420分别通过隔离通讯接口的10Pin排线450与主控板430通讯，主控板430分别向测试电路板Ⅰ410、测试电路板Ⅱ420发送控制指令，两块测试电路板向主控板430回传测试信息，由主控板430判断所有电阻、电容参数是否正确并通过显示装置指示测试结果；其中测试电路板Ⅰ410测试所有的限流电阻R1X阻值，采用附图5所示的电路拓扑结构进行电流输出与电压调理采集时的电路参数为：电阻R58阻值为20欧，此时电流输出值为50mA，流经电阻R1X的电压标准值为1V，电阻R13、电阻R12阻值为20K，此时电压调理采集电路对输入电压放大倍数为2，此时进ADC芯片的标准电压值为3V；测试电路板Ⅱ420测试所有的下拉电阻R2X阻值及滤波电容C1X容值；其中X＝1,2,…,5；

工装治具440上有测试针和2个40Pin牛角，测试电路板Ⅰ410、测试电路板Ⅱ420的40Pin牛角分别通过2根排线450连接至所述工装治具440的2个40Pin牛角上，电路测试系统分工方式见附图8；测试时将拼板IGBT转接板放置于该工装治具440，使待测IGBT转接板和测试针接触良好，由电路测试系统对该拼板电路板进行测试。

如附图9所示，电路测试系统工作过程如下：

控制测试电路板1输出电流对5个电阻R1送电；

FPGA芯片获取5组模数数据；

FPGA芯片计算出5个R1电阻的实际值；

FPGA芯片判断这5个R1阻值是否在预设范围内；

在范围内，控制测试电路板1断开电流输出电路，否则，中断测试并通过显示装置显示具体哪电路参数不对；

控制测试电路板2输出电流对5个并联电阻R2、电容C1送电；

FPGA芯片获取5组模数数据；

FPGA芯片计算出5个R2电阻的实际值；

FPGA芯片判断这5个R2阻值是否在预设范围内；

在范围内，控制测试电路板2断开电流输出电路，否则，中断测试并通过显示装置显示具体哪电路参数不对；

FPGA芯片计算出5个并联电阻R2、电容C1电压放到5％的时间；

FPGA芯片计算出5个电容C1的值；

FPGA芯片判断这5个C1电容值是否在预设范围内；

在范围内，显示装置显示合格，否则，中断测试并通过显示装置显示具体哪电路参数不对。

利用本发明所述的技术方案，或本领域的技术人员在本发明技术方案的启发下，设计出类似的技术方案，而达到上述技术效果的，均是落入本发明的保护范围。