具体实施方式

为了使本申请实施例中的技术方案及优点更加清楚明白，以下结合附图对本申请的示例性实施例进行进一步详细的说明，显然，所描述的实施例仅是本申请的一部分实施例，而不是所有实施例的穷举。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。

实施例一、参照图1-图7说明本实施例，一种基于DDS拟合的宽频率单相功率源，包括：人机交互模块、DSP控制器模块、DDS相位频率控制模块、数模转换模块和功放模块；所述人机交互模块的输出端与DSP控制器模块的输入端连接；所述DSP控制器模块的输出端与DDS相位频率控制模块的输入端连接；所述DDS相位频率控制模块的输出端与数模转换模块的输入端连接；所述数模模块的输出端与所述功放模块的输入端连接；所述功放模块的输出端输出电流和电压。

DSP控制器模块包括通讯模块、档位控制逻辑单元、信号发生器模块和保护单元；所述通讯模块的输入端连接人机交互模块的输出端；所述通讯模块的输出端连接所述档位控制逻辑单元输入端、DDS相位频率控制模块输入端和保护单元的输入端；所述DDS相位频率控制模块的输出端连接所述数模转换模块的输入端；所述信号发生器模块的输出端连接所述DDS相位频率控制模块的输入端。

所述信号发生器模块包括通讯接口、波形拟合算法模块、波形数据缓冲区模块、DMA控制器、波形DAC拟合数字信号模块、幅值控制逻辑模块、幅值DAC拟合数字信号模块；

所述通讯接口的输出端连接所述波形拟合算法模块的输入端；波形拟合算法模块接收上位机的控制信号，拟合输出正弦波、方波、直流、三角波、谐波叠加等波形数据；

所述幅值控制逻辑模块的输入端；控制动态信号波形的幅值输出；

所述波形拟合算法模块的输出端输出波形数据至所述波形数据缓冲区模块输入端；

所述波形数据缓冲区模块的输出端连接所述DMA控制器的输入端；DMA控制器从输出波形缓冲区读取数据并输出；

所述DMA控制器的输出端连接所述波形DAC拟合数字信号模块的输入端；波形DAC接收DMA传送的波形数据，控制输出波形的形状；

所述幅值控制逻辑模块的输出端连接所述幅值DAC拟合数字信号模块的输入端；控制输出波形的幅值大小；

所述幅值DAC拟合数字信号模块的输出端、波形DAC拟合数字信号模块的输出端连接所述DDS相位频率控制模块的输入端。

波形拟合算法模块控制启动缓存器，缓存器中的波形数据通过DSP控制器的SPORT口DMA控制器传输到DA数模转换模块，即完成一个周波信号的输出，通过DMA控制器中断重复一个周波信号的输出获得周期连续信号。通过DMA控制器传输方式可以使得每两个D/A转换值之间的延时极小，信号失真度极小，最高可达到50Hz频率信号每周波5万点，如此高的精度使得在信号频率比较高的时候仍能够获得每周波较高的点数，保证了信号的稳定度、精度，使得信号失真度小。

档位控制逻辑单元根据用户输出的设定值和档位控制逻辑值表完成档位控制功能。档位控制逻辑值表是一个6x15的16进制二维表格，6表示系统有6相输出，15表示每相最多可以有15个档位。输出时通过在档位配置表里面搜索当前驱动值并发送到档位控制逻辑单元完成档位控制功能。

档位控制逻辑值表

保护单元完成对DSP控制器的保护，主要有电压过载、电流过载以及系统过热。当保护发生时系统将停止输出并给出提示音，并通过通讯单元往上位机的人机界面发送告警信号，从而提醒用户。

所述幅值DAC拟合数字信号模块的输出端、波形DAC拟合数字信号模块的输出端连接所述DDS相位频率控制模块的输入端，波形DAC拟合数字信号模块输出数字波形信号，通过DDS相位频率控制模块完成对输出数字波形信号的相位、频率进行精准控制，所述DDS相位频率控制模块和双DA转换模块连接，经过DDS相位频率控制模块精准调节后的数字信号经过DA转换器输出对应模拟信号，完成数字信号的准确拟合到模拟信号的精确发生。

所述数模转换模块具体是双DA转换模块，所述双DA转换模块一路DA控制信号的幅值，一路DA控制信号的波形；用于将DDS相位频率控制模块输出的数字信号转换成模拟信号输出至功放模块。

由于V/I变换功放模块输出电流的大小、精度、稳定度都和信号有着直接的关系，所以数模转换模块采用双DA实现信号的输出，一路DA控制信号的幅值，一路DA控制信号的波形，两者结合可以集中两个DA的精度，使得信号DA转换的精度相比于单DA提升一倍。

DDS相位频率控制模块将幅值数据和波形数据严格同步传输至幅值DAC和波形DAC，幅值DAC的输出作为波形DAC的参考，波形DAC基于幅值DAC输出模拟量信号。

ADC基本都是16位以下的，除了ADI、TI有少量18位型号，而高精度的信号发生的关键，除了波形拟合技术以外，就是DAC转换技术，因为我们最终需要使用的是模拟量信号，而DSP控制器模块输出的是数字波形数据，因此需要在数字量和模拟量之间建设一道桥梁，这个桥梁就是DAC转换器，其好坏直接影响最终输出。本技术方案采用的双DA信号发生技术，可通过双DA级联的方式提升DA的位数，最高可提升一倍，比如说16位DAC，通过双DA级联，可以提供最高32位的信号解析度。

所述功放模块包括功放电路和变压器；所述功放电路的输入端连接所述DDS相位频率控制模块的输出端；所述功放电路的输出端连接所述变压器的输入端。

功放模块采用高精度集成功放加MOS管结构，并且由双电源供电，采用匹配的多对MOS管对管，可以实现交流输出驱动后级变压器做大电流输出，最大电流可输出120A，电压输出可达264V，输出带宽高，谐波输出最高可到50次。

通过变压器做功率变换级，通过电压反馈实现高压输出，通过电流反馈实现V/I变换，输出大电流，功放模块通过变压器升压来达到高压输出的目的，功放模块电路结构简单，输出负载能力强，结合双环负反馈技术，输出精度高、稳定性好，支持工频2-50次谐波叠加输出。

选取功率放大驱动芯片LME49830，LME49830具有低噪声、极高的电源抑制比、极低的失真度和功率带宽大，具有56mA的驱动电流，最大16V的驱动电压，几乎可以驱动所有MOS。LME49830集成电路可支持1KW的输出功率，1kHz频率典型总谐波失真加噪声仅7PPM。

采用精度为万分之一、温漂仅1ppm的精密电阻，提升放大器的精度和准确度。

功放模块具备过热、过载告警功能。当功放上面的温度过高时可以通过停止信号输出，切断电流输出。正常状态下软件对输出电流值有限制，不会输出过载，但当故障发生时，可能出现输出电流过大情况，为保护功放电路，需要过载电路限制电流的大小，限流电路是通过限制MOS管的驱动电压大小来实现限流的。

功放在实际使用中由于被测负载是经常变化的，因此很容易由于误接线或负载的原因导致输出过载，电压功放的过载情况主要有：负载阻抗太小，功率超出了功放的输出能力、输出对地短路。

这其中最严酷的是输出对地短路的情况，因为电压高冲击大，非常容易导致功放烧毁。

电流功放的过载主要有：

(1)被试装置的电流回路的输入阻抗过大，导致超出功放的输出能力；

(2)输出开路。

对于电流功放而言，这两种情况都不会对功放本身的安全造成威胁。由于电流功放的输出端口电压有限(一般只有几伏的端口电压)，因此开路对使用者的人身安全也不会造成威胁。这一点不同于电流互感器，电流互感器本质是一个变压器，由于非常高的次级绕组数量(相对于初级绕组)，如果开路的话将变成一个很高电压输出的升压变压器，对人身威胁较大。因此电流互感器是严禁开路的。

功率源的电压过载保护采用限流方式，并在检测到过流后迅速停止输出，从而保护功放的安全。

具体的，参照图7，电压过载保护由电阻R9、电阻R110和MOS管T6构成限流电路，当输出过载时，流过电阻R9的电流将激增并在电阻R9上产生电压降，电压降加载在MOS管T6的基极上从而引起T6管导通，随着MOS管T6开通的增加MOS管T6将把MOS管T5基极的电压拉低，因此MOS管T5上的电流将被限制。

电阻R10的作用在于保护MOS管T6，在瞬间的电压尖峰加载到MOS管T6上时不至于造成损坏。

对于电流功放来说，因为过载时大部分电压将加载在负载上，这对于输出功率管来说反而是负担最轻的情况，因此电流功放本身不怕过载。

电流功放的过载保护对于功放本身的可靠性来说没有意义，但是对于提醒用户功放的状态有用的。电流功放过载时驱动输出将达到最大值，严重时呈现方波形式，根据这个特点一般在驱动级设置比较器来判断是否过载。

人机交互模块，通过嵌入式屏幕实现人机交互，结构简单，稳定可靠，开机速度快，即开即用。DSP还可以通过串口连接，该接口用于和外部上位机通信，通过串口通信可以方便外部上位机直接可以控制源。

DSP控制器模块使用双核DSP处理器，并扩展128M的DDR同步内存和和32M的异步存取Flash，信号处理能力非常强大。

本发明的工作原理：

输入参数(幅值、相位及频率等)至波形拟合算法模块，实时计算信号波形的拟合数据点，存储到DSP缓存器中。

DSP控制器模块采用ADI的高速双核DSP(BF609)+DDR+大容量FLASH构成，通过高速DSP进行大数据量的波形数据拟合，DSP内置几百兆的SDRAM，拟合好的波形可以直接存储在系统的内存(SDRAM)中，并通过DMA控制器模块控制，在CPU不干涉的情况下按照固定的速率送给DDS相位频率控制模块的，通过DDS相位频率控制模块的的精确调节输出至数模转换模块，本发明使用ADI的高速高精度DAC，数据传输率高达50Mbit/s，通过幅值DAC和波形DAC级联构成双DA，接收上位机设置的参数，通过波形拟合算法模块输出数字波形数据，数字波形数据信号经过DDS相位频率控制模块进行相位及频率控制，通过幅值DAC、波形DAC还原为模拟信号，因此其数字波形数据直接决定还原出的模拟信号波形，波形拟合算法模块是信号发生器的关键。波形拟合算法具体实现如下，包含谐波的正弦波形拟合的基本公式：n代表了谐波次数。通过以上公式在一个周波时间内按一定的间隔取离散化的数值序列用于DAC的输出，取值点的数量和DAC的速率相匹配。假设DAC的传输速率是m＝50Mbit/s，要输出的波f＝50Hz形的频率为，一个点为16位bit的数据，那么需要的取值点数为N，点，也就是每周波有62500点的数据，其中62500点数据就是经过波形拟合算法模块生成的波形数据。

电力系统里面的常见的标准源一般每周波在360点到3600点；实际上每周波达到1万点以上就可以做非常精确细腻的波形输出，即使输出20次谐波，20次谐波的波形每周波还有500点的数据量，超过现有的每周波在360点到3600点，确保信号发生器能够精确的输出IR46波形信号。由于DMA输出速率已知，因此公式波形的采样率已经知道，从而可以通过运算得到输出频率的波形数据点数。只要是周期波形，只要缓存一个周波数据，循环输出即可以得到想要的波形信号。采用高速16位的DAC(通讯速率50MBit/s)，本发明可以实现在50Hz时每周波高达3-5万点的波形拟合能力，因此可以输出高精度的高次谐波，且拥有极低的波形失真度。本发明采用了支持乘法参考输入功能的DAC，因此可以支持动态的参考电压输入，从而实现双DAC架构：波形DAC和幅值DAC。波形DAC用于输出波形信号，幅值大小通过幅值DAC控制，两个DAC都为16位，从而在不牺牲速度的前提下提供了最高32位的信号解析度。

尽管根据有限数量的实施例描述了本发明，但是受益于上面的描述，本技术领域内的技术人员明白，在由此描述的本发明的范围内，可以设想其它实施例。此外，应当注意，本说明书中使用的语言主要是为了可读性和教导的目的而选择的，而不是为了解释或者限定本发明的主题而选择的。因此，在不偏离所附权利要求书的范围和精神的情况下，对于本技术领域的普通技术人员来说许多修改和变更都是显而易见的。对于本发明的范围，对本发明所做的公开是说明性的，而非限制性的，本发明的范围由所附权利要求书限定。